三位二進(jìn)制同步加法計(jì)數(shù)器的設(shè)計(jì).doc_第1頁(yè)
三位二進(jìn)制同步加法計(jì)數(shù)器的設(shè)計(jì).doc_第2頁(yè)
三位二進(jìn)制同步加法計(jì)數(shù)器的設(shè)計(jì).doc_第3頁(yè)
三位二進(jìn)制同步加法計(jì)數(shù)器的設(shè)計(jì).doc_第4頁(yè)
三位二進(jìn)制同步加法計(jì)數(shù)器的設(shè)計(jì).doc_第5頁(yè)
已閱讀5頁(yè),還剩9頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1 三位二進(jìn)制同步加法計(jì)數(shù)器的設(shè)計(jì)(000,111)1.1課程設(shè)計(jì)的目的: 1、了解同步加法計(jì)數(shù)器工作原理和邏輯功能。 2、掌握計(jì)數(shù)器電路的分析,設(shè)計(jì)方法及應(yīng)用。 3、學(xué)會(huì)正確使用JK觸發(fā)器。1.2設(shè)計(jì)的總體框圖: CP3位二進(jìn)制同步加法計(jì)數(shù)器C 輸入計(jì)數(shù)脈沖 送給高位的進(jìn)位信號(hào)圖1.1六進(jìn)制加法器1.3設(shè)計(jì)過(guò)程:1 狀態(tài)圖:/000101010011110100001101110/0/0/0/0/1圖1.2六進(jìn)制加法狀態(tài)圖2 時(shí)序圖: CP: Q2: Q1: Q0: Y: 圖1.3六進(jìn)制加法的波形圖3選擇的觸發(fā)器名稱:選用三個(gè)CP下降沿觸發(fā)的邊沿JK觸發(fā)器74LS112輸出方程: Qn1Q0nQ2n000111100X000100X1圖1.4輸出Y的卡諾圖Y=Q2nQ1n4狀態(tài)方程:Qn1Q0nQ2n000111100XXX0101000111101110XXX001 圖1.5六進(jìn)制同步加法計(jì)數(shù)器的次態(tài)卡諾圖5各個(gè)觸發(fā)器次態(tài)的卡諾圖 Q1 n Q0nQ2n 00011110 0 X010 1 11X0圖1.6Q2n+1的卡諾圖Q1nQ0nQ2n 00011110 0X101 101X0 圖1.7 Q1n+1的卡諾圖 Q1nQ0nQ2n 00011110 0X001 110X1 圖1.8Q0n+1的卡諾圖6由卡諾圖得出狀態(tài)方程為: Q2n+1=Q1n Q2n + Q1n Q0n Q2n Q1n+1=Q0n Q1n + Q2n Q0n Q1n Q0n+1=Q0n (1) 驅(qū)動(dòng)方程:= Q1n Q0n = Q0n =1 = Q1n = Q2n Q 0n =1 7.檢查能否自啟動(dòng): /0 /1111 000 001 (有效狀態(tài))圖1.8檢測(cè)能否自啟動(dòng)1.4設(shè)計(jì)的邏輯電路圖:圖1.9六進(jìn)制加法計(jì)數(shù)器的電路圖1.5 設(shè)計(jì)的電路原理圖:圖1.10六進(jìn)制加法計(jì)數(shù)器的原理圖1.6實(shí)驗(yàn)儀器:(1) 數(shù)字原理實(shí)驗(yàn)系統(tǒng)一臺(tái)(2) 集成電路芯片:74LS08一片 74LS00一片 74LS112三片 1.7實(shí)驗(yàn)結(jié)論:經(jīng)過(guò)實(shí)驗(yàn)可知,滿足時(shí)序圖的變化,且可以進(jìn)行自啟動(dòng)。實(shí)驗(yàn)過(guò)程中很順利,沒(méi)有出現(xiàn)問(wèn)題。2 串行序列信號(hào)檢測(cè)器的設(shè)計(jì)(檢測(cè)序列0111)2.1課程設(shè)計(jì)的目的: 1、了解串行序列信號(hào)檢測(cè)器的工作原理和邏輯功能 2、掌握串行序列信號(hào)檢測(cè)器電路的分析,設(shè)計(jì)方法及應(yīng)用。 3、學(xué)會(huì)正確使用JK觸發(fā)器。2.2設(shè)計(jì)的總體框圖:串行序列信號(hào)檢測(cè)器CP Y輸入脈沖 串行序列輸出圖2.1信號(hào)檢測(cè)器2.3設(shè)計(jì)過(guò)程:1原始狀圖: 0/0 1/00/01/01/11/0 0/0S0 S1 S3 S40/00/01/0圖2.2信號(hào)檢測(cè)器的原始狀態(tài)圖2最簡(jiǎn)狀態(tài)圖:(根據(jù)表1-1合并等價(jià)狀態(tài)): 0/00/00/01/01/01/0 S0 S1 S2 S31/0 1/1圖2.3最簡(jiǎn)原始圖表1-1現(xiàn)態(tài)輸入輸出次態(tài)S0S00100S1S0S1S10100S1S2S2S20100S1S3S3S30101S1S03進(jìn)行狀態(tài)分配,畫(huà)出二進(jìn)制數(shù)編碼后的狀態(tài)圖:(1) 進(jìn)行狀態(tài)編碼,取 S0=00 S1=01 S2=10 S3=11(2) 碼后編的狀態(tài)圖: 0/0 0/0 1/0 0/01/01/000 01 10 110/0 1/1圖2.44選擇的觸發(fā)器名稱:選用兩個(gè)CP下降沿觸發(fā)的邊沿JK觸發(fā)器74LS1125采用同步的方案,,即取: CP0=CP1=CP6輸出方程: Qn1Q0nX000111100000010010圖2.5輸出Y的卡諾圖Y=xQ1n Q0n7狀態(tài)方程: Qn1Q0nX00011110001100011100000000 圖2.6串行序列信號(hào)檢測(cè)器的次態(tài)卡諾圖 Q1nQ0nX 00011110 00000 10101 圖2.7Q1n+1的卡諾圖Q1nQ0nX 00011110 01111 10001圖2.8 Q0n+1的卡諾圖 8 由卡諾圖得出狀態(tài)方程為: Q1n+1= X Q0n Q1n + Q0n Q1n X Q0n+1= X Q1n Q0n + X Q0n9驅(qū)動(dòng)方程: = X Q0n = X Q1n =X Q0n = X 2.4設(shè)計(jì)的邏輯電路圖:2.5設(shè)計(jì)的電路原理圖:2.6實(shí)驗(yàn)儀器:(1) 數(shù)字原理實(shí)驗(yàn)系統(tǒng)一臺(tái)(2) 集成電路芯片:74LS00一片 74LS04三片 74LS08一片 74LS11一片 74LS112兩片 2.7實(shí)驗(yàn)結(jié)論:經(jīng)過(guò)實(shí)驗(yàn)后可知,滿足設(shè)計(jì)效果。參考文獻(xiàn)1 余孟嘗.數(shù)字電子技術(shù)基礎(chǔ)簡(jiǎn)明教程.高等教育出版社,出版年:2007年12月

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論