TTL電路原理ppt課件

第二章邏輯門(mén)電路,2-1典型TTL與非門(mén)工作原理,2-2其它類(lèi)型TTL門(mén)電路,2-3ECL集成邏輯門(mén),2-4I2L集成邏輯門(mén),2-5MOS集成邏輯門(mén),2-6接口問(wèn)題,小結(jié),內(nèi)容概述,1,2-1典型TTL與非門(mén)工作原理,TTL與非門(mén),TTL與非門(mén)工作原理,TTL與非門(mén)的工作速度,TTL與非門(mén)的外特性及主要參數(shù),2,2-2其它類(lèi)型TTL門(mén)電路,三態(tài)邏輯門(mén)（TSL）,集電極開(kāi)路TTL“與非”門(mén)（OC門(mén)）,3,2-3ECL集成邏輯門(mén),ECL“或/或非”門(mén)電路,ECL門(mén)的主要優(yōu)缺點(diǎn),4,2-4I2L集成邏輯門(mén),I2L基本單元電路,I2L門(mén)電路,I2L的主要優(yōu)缺點(diǎn),5,2-5MOS集成邏輯門(mén),NMOS反相器,NMOS門(mén)電路,CMOS門(mén)電路,6,2-6接口問(wèn)題,TTL與CMOS接口,CMOS與TTL接口,7,內(nèi)容概述,雙極型集成邏輯門(mén),MOS集成邏輯門(mén),按器件類(lèi)型分,按集成度分,SSI（100以下個(gè)等效門(mén)）,MSI（103個(gè)等效門(mén)）,LSI（104個(gè)等效門(mén)）,VLSI（104個(gè)以上等效門(mén)）,基本邏輯門(mén)的基本結(jié)構(gòu)、工作原理以及外部特性,8,TTL與非門(mén)電路,返回,9,TTL與非門(mén)工作原理,輸入端至少有一個(gè)接低電平,0.3V,3.6V,3.6V,1V,3.6V,T1管:A端發(fā)射結(jié)導(dǎo)通，Vb1=VA+Vbe1=1V，其它發(fā)射結(jié)均因反偏而截止.,5-0.7-0.7=3.6V,Vb1=1V,所以T2、T5截止,VC2Vcc=5V,T3：微飽和狀態(tài)。T4：放大狀態(tài)。電路輸出高電平為：,5V,返回,10,輸入端全為高電平,3.6V,3.6V,2.1V,0.3V,T1:Vb1=Vbc1+Vbe2+Vbe5=0.7V3=2.1V,因此輸出為邏輯低電平VOL=0.3V,3.6V,發(fā)射結(jié)反偏而集電極正偏.處于倒置放大狀態(tài),T2：飽和狀態(tài),T3：Vc2=Vces2+Vbe51V，使T3導(dǎo)通，Ve3=Vc2-Vbe3=1-0.70.3V，使T4截止。,T5：深飽和狀態(tài)，,返回,TTL與非門(mén)工作原理,11,返回,輸入端全為高電平，輸出為低電平,輸入至少有一個(gè)為低電平時(shí)，輸出為高電平,由此可見(jiàn)電路的輸出和輸入之間滿(mǎn)足與非邏輯關(guān)系,TTL與非門(mén)工作原理,12,TTL與非門(mén)工作速度,存在問(wèn)題：TTL門(mén)電路工作速度相對(duì)于MOS較快，但由于當(dāng)輸出為低電平時(shí)T5工作在深度飽和狀態(tài)，當(dāng)輸出由低轉(zhuǎn)為高電平，由于在基區(qū)和集電區(qū)有存儲(chǔ)電荷不能馬上消散，而影響工作速度。,改進(jìn)型TTL與非門(mén),可能工作在飽和狀態(tài)下的晶體管T1、T2、T3、T5都用帶有肖特基勢(shì)壘二極管（SBD）的三極管代替，以限制其飽和深度，提高工作速度,返回,13,返回,改進(jìn)型TTL與非門(mén),增加有源泄放電路,1、提高工作速度,減少了電路的開(kāi)啟時(shí)間,縮短了電路關(guān)閉時(shí)間,2、提高抗干擾能力,T2、T5同時(shí)導(dǎo)通，因此電壓傳輸特性曲線(xiàn)過(guò)渡區(qū)變窄，曲線(xiàn)變陡，輸入低電平噪聲容限VNL提高了0.7V左右,14,TTL“與非”門(mén)的外特性及主要參數(shù),電壓傳輸特性,TTL“與非”門(mén)輸入電壓VI與輸出電壓VO之間的關(guān)系曲線(xiàn)，即VO=f（VI）,返回,15,Voff,VSH,Von,VSL,TTL“與非”門(mén)的外特性及主要參數(shù),抗干擾能力,關(guān)門(mén)電平VOFF：,保證輸出為標(biāo)準(zhǔn)高電平VSH的最大輸入低電平值,開(kāi)門(mén)電平VON：,保證輸出為標(biāo)準(zhǔn)低電平VSL的最小輸入高電平值,低電平噪聲容限VNL：,VNL=VOFF-VSL,高電平噪聲容限VNH：,VNH=VSH-VON,16,TTL“與非”門(mén)的外特性及主要參數(shù),輸入特性,輸入電流與輸入電壓之間的關(guān)系曲線(xiàn)，即II=f（VI）,1.輸入短路電流ISD（也叫輸入低電平電流IIL）,當(dāng)VIL=0V時(shí)由輸入端流出的電流,2.輸入漏電流IIH（輸入高電平電流）,指一個(gè)輸入端接高電平，其余輸入端接低電平，經(jīng)該輸入端流入的電流。約10A左右,返回,17,扇入系數(shù)Ni和扇出系數(shù)NO,1.扇入系數(shù)Ni是指合格的輸入端的個(gè)數(shù),2.扇出系數(shù)NO是指在灌電流（輸出低電平）狀態(tài)下驅(qū)動(dòng)同類(lèi)門(mén)的個(gè)數(shù)。,其中IOLmax為最大允許灌電流，,IIL是一個(gè)負(fù)載門(mén)灌入本級(jí)的電流（1.4mA）。No越大，說(shuō)明門(mén)的負(fù)載能力越強(qiáng),返回,TTL“與非”門(mén)的外特性及主要參數(shù),18,平均傳輸延遲時(shí)間tpd,導(dǎo)通延遲時(shí)間tPH：L輸入波形上升沿的50%幅值處到輸出波形下降沿50%幅值處所需要的時(shí)間，,截止延遲時(shí)間tPLH：從輸入波形下降沿50%幅值處到輸出波形上升沿50%幅值處所需要的時(shí)間，,平均傳輸延遲時(shí)間tpd：,TTL“與非”門(mén)的外特性及主要參數(shù),返回,19,2-2其它類(lèi)型TTL門(mén)電路,三態(tài)邏輯門(mén)（TSL）,集電極開(kāi)路TTL“與非”門(mén)（OC門(mén)）,20,集電極開(kāi)路TTL“與非”門(mén)（OC門(mén)）,1,0,當(dāng)將兩個(gè)TTL“與非”門(mén)輸出端直接并聯(lián)時(shí)：,產(chǎn)生一個(gè)大電流1、抬高門(mén)2輸出低電平2、會(huì)因功耗過(guò)大損壞門(mén)器件,注：TTL輸出端不能直接并聯(lián),返回,21,TTL與非門(mén)電路,集電極開(kāi)路TTL“與非”門(mén)（OC門(mén)）,當(dāng)輸入端全為高電平時(shí)，T2、T5導(dǎo)通，輸出F為低電平；,輸入端有一個(gè)為低電平時(shí)，T2、T5截止，輸出F高電平接近電源電壓VC。,OC門(mén)完成“與非”邏輯功能,邏輯符號(hào)：,輸出邏輯電平：低電平0.3V高電平為VC（5-30V）,返回,22,負(fù)載電阻RL的選擇,（自看作考試內(nèi)容）,集電極開(kāi)路TTL“與非”門(mén)（OC門(mén)）,返回,23,集電極開(kāi)路TTL“與非”門(mén)（OC門(mén)）,OC門(mén)需外接電阻，所以電源VC可以選5V30V，因此OC門(mén)作為T(mén)TL電路可以和其它不同類(lèi)型不同電平的邏輯電路進(jìn)行連接,返回,24,三態(tài)邏輯門(mén)（TSL）,1,0,輸出F端處于高阻狀態(tài)記為Z,Z,返回,25,低電平使能,高電平使能,返回,26,三態(tài)門(mén)的應(yīng)用,1.三態(tài)門(mén)廣泛用于數(shù)據(jù)總線(xiàn)結(jié)構(gòu),任何時(shí)刻只能有一個(gè)控制端有效，即只有一個(gè)門(mén)處于數(shù)據(jù)傳輸，其它門(mén)處于禁止?fàn)顟B(tài),2.雙向傳輸,當(dāng)E=0時(shí)，門(mén)1工作，門(mén)2禁止，數(shù)據(jù)從A送到B；,E=1時(shí)，門(mén)1禁止，門(mén)2工作，數(shù)據(jù)從B送到A。,返回,三態(tài)邏輯門(mén)（TSL）,27,2-3ECL集成邏輯門(mén),ECL“或/或非”門(mén)電路,ECL門(mén)的主要優(yōu)缺點(diǎn),28,返回,ECL“或/或非”門(mén)電路,29,1、開(kāi)關(guān)速度高,2、邏輯功能強(qiáng),3、負(fù)載能力強(qiáng),1、功耗較大,2、抗干擾能力差：,邏輯擺幅為0.8V左右，噪聲容限VN一般約300mV,ECL“或/或非”門(mén)電路,返回,30,2-4I2L集成邏輯門(mén),I2L基本單元電路,I2L門(mén)電路,I2L的主要優(yōu)缺點(diǎn),31,I2L基本單元電路,電路的組成,T2的驅(qū)動(dòng)電流是由T1射極注入的，故有注入邏輯,工作原理,1、當(dāng)VA=0.1V低電平時(shí)，T2截止，I0從輸入端A流出，C1、C2和C3輸出高電平,2、當(dāng)A開(kāi)路（相當(dāng)于輸入高電平）時(shí)，I0流入T2的基極，,T2飽和導(dǎo)通，C1、C2和C3輸出低電平。,返回,32,I2L門(mén)電路,邏輯功能：,返回,33,I2L的主要優(yōu)缺點(diǎn),1.集成度高,2.功耗小,3.電源電壓范圍寬,4.品質(zhì)因素最佳,5.生產(chǎn)工藝簡(jiǎn)單,電流在1nA1mA范圍內(nèi)均能正常工作,I2L的品質(zhì)因數(shù)只有（0.11）pJ/門(mén),1.開(kāi)關(guān)速度低,2.噪聲容限低,I2L的邏輯擺幅僅700mV左右，比ECL還低，但其內(nèi)部噪聲小，因此電路能正常工作,3.多塊一起使用時(shí)，由于各管子輸入特性的離散性，基極電流分配會(huì)出現(xiàn)不均的現(xiàn)象，嚴(yán)重時(shí)電路無(wú)法正常工作,返回,34,2-5MOS集成邏輯門(mén),NMOS反相器,NMOS門(mén)電路,CMOS門(mén)電路,35,NMOS反相器,數(shù)字邏輯電路中的MOS管均是增強(qiáng)型MOS管，它具有以下特點(diǎn)：,當(dāng)|UGS|UT|時(shí)，管子導(dǎo)通，導(dǎo)通電阻很小，相當(dāng)于開(kāi)關(guān)閉合,當(dāng)|UGS|UT|時(shí)，管子截止，相當(dāng)于開(kāi)關(guān)斷開(kāi),設(shè)電源電壓VDD=10V，開(kāi)啟電壓VT1=VT2=2V,1、A輸入高電平VIH=8V,2、A輸入低電平VIL=0.3V時(shí)，,電路執(zhí)行邏輯非功能,工作管,負(fù)載管,T1、T2均導(dǎo)通，輸出為低電平VOL0.3V,T1截止T2導(dǎo)通，電路輸出高電平VOH=VDD-VT2=8V。,返回,36,NMOS門(mén)電路,工作管串聯(lián),負(fù)載管,工作原理：,T1和T2都導(dǎo)通，輸出低電平,2、當(dāng)輸出端有一個(gè)為低電平時(shí)，,與低電平相連的驅(qū)動(dòng)管就截止，輸出高電平,電路“與非”邏輯功能：,注：,增加扇入，只增加串聯(lián)驅(qū)動(dòng)管的個(gè)數(shù)，但扇入不宜過(guò)多，一般不超過(guò)3,1,1,通,通,0,1、當(dāng)兩個(gè)輸入端A和B均為高電平時(shí),0,1,止,通,1,返回,37,CMOS電路,PMOS,NMOS,工作原理：,1、輸入為低電平VIL=0V時(shí),VGS1VT1,T1管截止；,|VGS2|VT2,電路中電流近似為零（忽略T1的截止漏電流）,VDD主要降落在T1上，輸出為高電平VOHVDD,T2導(dǎo)通,2、輸入為高電平VIH=VDD時(shí)，T1通T2止，VDD主要降在T2上，輸出為低電平VOL0V。,實(shí)現(xiàn)邏輯“非”功能,返回,38,工作原理：,TN和TP均截止，VI由0VDD變化時(shí)，傳輸門(mén)呈現(xiàn)高阻狀態(tài)，相當(dāng)于開(kāi)關(guān)斷開(kāi)，CL上的電平保持不變，這種狀態(tài)稱(chēng)為傳輸門(mén)保存信息,VI在VTVDD范圍變化時(shí)TP導(dǎo)通,即VI在0VDD范圍變化時(shí)，TN、TP中至少有一只管子導(dǎo)通，使VO=VI，這相當(dāng)于開(kāi)關(guān)接通，這種狀態(tài)稱(chēng)為傳輸門(mén)傳輸信息,VI由0（VDD-VT）范圍變化時(shí)TN導(dǎo)通,返回,CMOS電路,39,工作原理：,1、當(dāng)C為低電平時(shí)，TN、TP截止傳輸門(mén)相當(dāng)于開(kāi)關(guān)斷開(kāi)，傳輸門(mén)保存信息,2、當(dāng)C為高電平時(shí)，TN、TP中至少有一只管子導(dǎo)通，使VO=VI，這相當(dāng)于開(kāi)關(guān)接通，傳輸門(mén)傳輸信息,由此可見(jiàn)傳輸門(mén)相當(dāng),于一個(gè)理想的開(kāi)關(guān)，且是一個(gè)雙向開(kāi)關(guān),返回,CMOS電路,40,電路圖,1、電路結(jié)構(gòu),2、邏輯符號(hào),返回,CMOS電路,41,CMOS電路,返回,1、與非門(mén),二輸入“與非”門(mén)電路結(jié)構(gòu)如圖,當(dāng)A和B為高電平時(shí):,1,0,1,0,1,1,當(dāng)A和B有一個(gè)或一個(gè)以上為低電平時(shí):,電路輸出高電平,輸出低電平,電路實(shí)現(xiàn)“與非”邏輯功能,42,CMOS電路,2、“異或”門(mén),當(dāng)A=B=0時(shí),0,0,1,1,0,當(dāng)A=B=1時(shí)，,1,1,1,1,0,TG接通，C=B=1，反相器2的兩只MOS管都截止，輸出F=0。,輸入端A和B相同,得：輸入端A和B相同，輸出F=0,返回,43,2、“異或”門(mén),輸入端A和B不同,當(dāng)A=1，B=0時(shí),1,0,0,0,1,輸出F=1,當(dāng)A=0，B=1時(shí),0,1,1,0,1,輸出F=1,得：輸入端A和B不同，輸出F=1,返回,CMOS電路,44,2、“異或”門(mén),輸入端A和B不同,輸出F=1,輸入端A和B相同,輸出F=0,由此可知：該電路實(shí)現(xiàn)的是“異或”的邏輯功能,返回,CMOS電路,45,CMOS電路的特點(diǎn),1、功耗小：CMOS門(mén)工作時(shí)，總是一管導(dǎo)通另一管截止，因而幾乎不由電源吸取電流其功耗極小,2、CMOS集成電路功耗低內(nèi)部發(fā)熱量小，集成度可大大提高,3、抗幅射能力強(qiáng)，MOS管是多數(shù)載流子工作，射線(xiàn)輻射對(duì)多數(shù)載流子濃度影響不大,4、電壓范圍寬：CMOS門(mén)電路輸出高電平VOHVDD，低電平VOL0V。,5、輸出驅(qū)動(dòng)電流比較大：扇出能力較大，一般可以大于50,6、在使用和存放時(shí)應(yīng)注意靜電屏蔽，焊接時(shí)電烙鐵應(yīng)接地良好,返回,46,2-6接口問(wèn)題,TTL與CMOS接口,CMOS與TTL接口,47,TTL與CMOS接口,注：,TTL門(mén)電路高電平典型值只有3.4V，CMOS電路的輸入高電平要求高于3.5V。因此在TTL門(mén)電路輸出端與電源之間接一電阻Rx,返回,48,CMOS與TTL接口,CMOS門(mén)的驅(qū)動(dòng)能力不適應(yīng)TTL門(mén)的要求，可采用專(zhuān)用的C