基于VHDL交通燈系統(tǒng)的設計畢業(yè)論文

1、畢業(yè)設計（論文）報告 題 目 基于vhdl交通燈系統(tǒng)的設計 系 別 專 業(yè) 班 級 學生姓名 學 號 指導教師 2013年 4 月基于vhdl的交通燈系統(tǒng)設計摘要：當今時代是一個自動化時代，交通燈控制等很多行業(yè)的設備都與計算機密切相關。因此，一個好的交通燈控制系統(tǒng)，將給道路擁擠、違章控制等方面給予技術革新。隨著大規(guī)模集成電路及計算機技術的迅速發(fā)展，以及人工智能在控制技術方面的廣泛運用，智能設備有了很大的發(fā)展，是現(xiàn)代科技發(fā)展的主流方向。本文介紹了一個交通燈系統(tǒng)的設計，模擬實現(xiàn)了紅、綠燈指揮交通的功能。傳統(tǒng)的交通燈控制系統(tǒng)多數(shù)由單片機或plc實現(xiàn)，本文介紹的是基于eda技術設計交通燈系統(tǒng)的一種方案

2、。eda技術的一個重要特征就是使用硬件描述語言(hdl)來完成系統(tǒng)的設計文件，應用vhdl的數(shù)字電路實驗降低了數(shù)字系統(tǒng)的設計難度,這在電子設計領域已得到設計者的廣泛采用。本設計就是針對交通信號燈控制器的設計問題，提出了基于vhdl語言的交通信號燈系統(tǒng)的硬件實現(xiàn)方法。vhdl(即超高速集成電路硬件描述語言)是隨著可編程邏輯器件(pld)的發(fā)展而發(fā)展起來的一種硬件描述語言，主要用于描述數(shù)字系統(tǒng)的結構、行為、功能和接口，是電子設計自動化(eda)的關鍵技術之一。它采用一種自上而下(top-down)的設計方法，即從系統(tǒng)總體要求出發(fā)，自上至下地逐步將設計內(nèi)容細化，如劃分為若干子模塊，最后完成系統(tǒng)硬件的

3、整體設計。它支持設計庫和可重復使用的元件生成，支持階層設計，提供模塊設計的創(chuàng)建。vhdl設計技術對可編程專用集成電路(asic)的發(fā)展起著極為重要的作用。通過對系統(tǒng)進行結構分析，采用了層次化的設計方法，給出了各個模塊的vhdl程序，并且利用max plus對應用程序進行了仿真，并給出了相應的仿真結果。在用vhdl語言進行電路設計時,應充分認識到vhdl語言的特點,從設計思想、語句運用及描述方法上等多方面對電路進行優(yōu)化設計。通過電路優(yōu)化設計,可以使用規(guī)模更小的可編程邏輯芯片,從而降低系統(tǒng)成本。關鍵詞：交通信號燈、vhdl、仿真 the system design of traffic light

4、s based on vhdlabstract：the modern age is an era of automation, traffic light control equipment for many industries are closely related with the computer. therefore, a good traffic light control system, will bring technical innovations for road congestion, illegal control, etc. with the rapid develo

5、pment of large scale integrated circuits and computer technology and the extensive use of intelligent devices in the control of artificial intelligence technology, intelligent devices have gotten great progress and become the mainstream of the development of modern science . this paper describes the

6、 system design of traffic lights ,simulation realized the function of red, green light directing traffic.traditional traffic light control system is mostly achieved by a single chip or plc, this paper introduces a scheme of the design of traffic signal systems based on eda technology . an important

7、feature of eda technology is the use of hardware description language (hdl) to complete the system design documents, the experiment applied vhdl digital circuit reduces the difficulty of digital system design, which has been widely adopted by the designers of electronic area. this design puts forwar

8、d a method of hardware implementation for traffic lights system based on vhdl language to resolve the design problem of traffic signal controller .vhdl (i.e., ultra high speed integrated circuit hardware description language) is with the development of programmable logic devices (pld) and developed

9、a kind of hardware description language, is mainly used to describe the structure of the digital system, behavior, function and interface of electronic design automation (eda) is one of the key technologies. (top - down) it uses a top-down design method, namely from the overall system requirements,

10、from top to down gradually to refine design content, such as divided into sub modules, finally completed the overall design of the system hardware. it supports design library and reusable components to generate, support the class design, module design creation. vhdl design technology of programmable

11、 application-specific integrated circuit (asic) plays a very important role in the development.each module is given vhdl program by analyzing the structure of the system and using a hierarchical design method, and it applies max plus on the simulation of applications , and the corresponding simulati

12、on results are gained. when design the circuit with vhdl, we should be fully aware of the characteristics of vhdl language and optimize the circuit design from the design, the use of statements and methods of description,etc.through optimizing circuit design, we can use smaller programmable logic ch

13、ip, thereby reducing system cost.keywords: traffic light 、vhdl、simulation 目錄前言1第一章 軟件的介紹31.1 vhdl系統(tǒng)語言特點31.2 vhdl系統(tǒng)語言程序特點41.3 vhdl系統(tǒng)語言基本邏輯指令51.4 vhdl系統(tǒng)語言基本運算符及基本數(shù)據(jù)類型5第二章 max+plua的簡介62.1 max+plua的定義62.2 max+plus開發(fā)系統(tǒng)的特點62.3交通燈軟件部分8第三章 cpld的介紹153.1cpld簡介153.2cpld發(fā)展動態(tài)及應用153.3cpld的特點153.4如何使用153.5 fpga與cp

14、ld的辨別和分類16第四章 設計流程和硬件介紹184.1設計要求184.2交通燈系統(tǒng)基本原理圖184.3系統(tǒng)硬件模塊及功能介紹184.3.1時鐘模塊184.3.2輸入模塊194.3.3輸出模塊194.3.4 cpld模塊204.3.5電源模塊21第五章 仿真波形23致 謝24參考文獻25前言 當今，紅綠燈安裝在各個道口上，已經(jīng)成為疏導交通車輛最常見和最有效的手段。但這一技術在19世紀就已出現(xiàn)了。1858年，在英國倫敦主要街頭安裝了以燃煤氣為光源的紅，藍兩色的機械扳手式信號燈，用以指揮馬車通行。這是世界上最早的交通信號燈。1868年，英國機械工程師納伊特在倫敦威斯敏斯特區(qū)的議會大廈前的廣場上，安

15、裝了世界上最早的煤氣紅綠燈。它由紅綠兩以旋轉式方形玻璃提燈組成，紅色表示“停止”，綠色表示“注意”。1869年1月2日，煤氣燈爆炸，使警察受傷，遂被取消。電氣啟動的紅綠燈出現(xiàn)在美國，這種紅綠燈由紅綠黃三色圓形的投光器組成，1914年始安裝于紐約市5號大街的一座高塔上。紅燈亮表示“停止”，綠燈亮表示“通行”。1918年，又出現(xiàn)了帶控制的紅綠燈和紅外線紅綠燈。帶控制的紅綠燈，一種是把壓力探測器安在地下，車輛一接近紅燈便變?yōu)榫G燈；另一種是用擴音器來啟動紅綠燈，司機遇紅燈時按一下嗽叭，就使紅燈變?yōu)榫G燈。紅外線紅綠燈當行人踏上對壓力敏感的路面時，它就能察覺到有人要過馬路。紅外光束能把信號燈的紅燈延長一段

16、時間，推遲汽車放行，以免發(fā)生交通事故。信號燈的出現(xiàn)，使交通得以有效管制，對于疏導交通流量、提高道路通行能力，減少交通事故有明顯效果。1968年，聯(lián)合國道路交通和道路標志信號協(xié)定對各種信號燈的含義作了規(guī)定。綠燈是通行信號，面對綠燈的車輛可以直行，左轉彎和右轉彎，除非另一種標志禁止某一種轉向。左右轉彎車輛都必須讓合法地正在路口內(nèi)行駛的車輛和過人行橫道的行人優(yōu)先通行。紅燈是禁行信號，面對紅燈的車輛必須在交叉路口的停車線后停車。黃燈是警告信號，面對黃燈的車輛不能越過停車線，但車輛已十分接近停車線而不能安全停車時可以進入交叉路口。國外已經(jīng)商業(yè)化的交通仿真軟件有十多種,而國內(nèi)還處在起步階段。城市交通控制系

17、統(tǒng)與先進的電子技術、計算機技術、自動控制技術、通訊技術以及人工智能技術相結合就產(chǎn)生了智能交通系統(tǒng)，它是具有重要現(xiàn)實意義的交通解決方案。交通問題在世界各國得到了普遍的重視，美國、加拿大、歐洲、日本等國在智能交通領域取得了很大的成績，智能交通系統(tǒng)的建設時間比較長，積累了很多寶貴的經(jīng)驗，促進了這些國家的經(jīng)濟發(fā)展。中國的智能交通建設起點低，起步短，目前越來越成為制約經(jīng)濟發(fā)展的瓶頸，如何借鑒發(fā)達國家的智能交通發(fā)展經(jīng)驗，建設中國的智能交通體系成為中國從事交通事業(yè)研究人員的重要課題。本文采用可編程邏輯器件（cpld）制作，利用軟件編程，下載燒制實現(xiàn)。將所有器件集成在一塊芯片上，體積大大減少的同時還提高了穩(wěn)定

18、性，并且可應用eda軟件仿真，調(diào)試。每個設計人員可以充分利用軟件代碼，提高開發(fā)效率，縮短研發(fā)周期，降低研發(fā)成本，易于進行功能擴展，可以利用頻率計的核心技術，改造成其它產(chǎn)品。實現(xiàn)方法靈活，調(diào)試方便，修改容易采用可編程邏輯器件（cpld）制作，利用軟件編程，下載燒制實現(xiàn)。將所有器件集成在一塊芯片上，體積大大減少的同時還提高了穩(wěn)定性，并且可應用eda軟件仿真，調(diào)試。每個設計人員可以充分利用軟件代碼，提高開發(fā)效率，縮短研發(fā)周期，降低研發(fā)成本，易于進行功能擴展，可以利用頻率計的核心技術，改造成其它產(chǎn)品。實現(xiàn)方法靈活，調(diào)試方便，修改更加容易。第一章 軟件的介紹1.1 vhdl系統(tǒng)語言特點vhdl是一個國際

19、標準，按照ieee的規(guī)則。這種語言的定義是非專有。vhdl不是一個信息模型，數(shù)據(jù)庫模式，一種模擬器，一個工具或一種方法！然而，對于有效地利用vhdl這種方法和工具是最基本的。vhdl是一種符號，并且是簡明完全定義的語言參考手冊(lrm)。除了其它硬件描述語言此套vhdl, 這在一定程度上定義了一個專案方式的行為工具使用它們。模擬和合成是使用vhdl語言兩種主要的工具。這種語言參考手冊沒有定義模擬器，但明確定義了每個模擬器必須使用每一部分的語言。vhdl并不限制用戶使用一種描述方式。vhdl允許使用任何方式去描述設計-自頂向下,自底向上或中間空出！vhdl可以用來描述硬件在門級或更抽象的方式。成

20、功的高水平的設計需要一種語言，一套工具和一種適當?shù)姆椒?。vhdl是這種語言，你選擇這種工具和方法. 好，我猜想這就是doulos產(chǎn)生的方程！硬件描述語言的主要優(yōu)點：vhdl 是一種全方位的硬件描述語言，包括系統(tǒng)行為級、寄存器傳輸級和邏輯門級多個設計層次，支持結構、數(shù)據(jù)流、行為 3 種描述形式的混合描述，因此 vhdl 幾乎覆蓋了以往各種硬件描述語言的功能， 整個自頂向下或自底向上的電路設計過程都可以用 vhdl 來完成。vhdl在電子設計中具有以下優(yōu)點：（1）全方位硬件描述從系統(tǒng)到電路。 vhdl具有功能強大的語言結構， 可以用簡潔明確的代碼描述來進行復雜控制邏輯的設計，而且覆蓋面廣，方法靈活

21、。 （2）vhdl語言的數(shù)據(jù)類型豐富!語法嚴格清晰，串行和并行通用，物理過程清楚。（3）多種描述方式，適應層次化設計。 vhdl具有多層次描述系統(tǒng)硬件功能的能力。 能進行系統(tǒng)級的硬件描述!這是它最突出的優(yōu)點。（4）vhdl的設計不依賴于特定的器件，方便了工藝的轉換。（5）vhdl是一個標準語言，它的設計描述可以被不同的eda 工具所支持，可移植性強，易于共享和復用。同時，與其他的硬件描述語言相比，vhdl 還具有以下特點：（1）vhdl具有更強的行為描述能力。強大的行為描述能力避開了具體的器件結構， 是在邏輯行為上描述和設計大規(guī)模電子系統(tǒng)的重要保證。vhdl 的寬范圍描述能力使它成為高層次設計

22、的核心，從而決定了它成為系統(tǒng)設計領域最佳的硬件描述語言，并可進行系統(tǒng)的早期仿真以保證設計的正確性。（2） vhdl語句的行為描述能力和程序結構，決定了它具有支持大規(guī)模設計的分解和已有設計的再利用功能。（3）vhdl豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設計早期就能查驗設計系統(tǒng)功能的可行性，隨時可對設計進行仿真模擬。（4） vhdl對設計的描述具有相對獨立性，設計者可以不懂硬件的結構， 也不必管理最終設計實現(xiàn)的目標器件是什么，而進行獨立的設計。（5） 對于用 vhdl 完成的一個確定的設計，可以利用eda工具進行邏輯綜合和優(yōu)化，并自動地把 vhdl 描述設計轉變成門級網(wǎng)表。（6） 用 vhd

23、l 語言編寫的源程序便于文檔管理，用源代碼描述來進行復雜控制邏輯的設計，既靈活方便，又便于設計結果的交流、保存和重用。電子系統(tǒng)利用vhdl 設計時，設計方法有系統(tǒng)行為級描述算法，寄存器傳輸級算法和結構級描述；vhdl源代碼是作為eda綜合工具的輸入代碼，因此有效的vhdl建模風格是控制綜合結果的最為有效的手段。要建立vhdl源代碼，設計者必須了解 vhdl與綜合結果的關系。 綜合算法不同，對于同樣的硬件描述，可能會得到不同的綜合結果。 即使最后綜合出的電路都能實現(xiàn)相同的邏輯功能，其電路的復雜程度和時延特性都會有很大的差別，甚至某些額外的電路還使得系統(tǒng)運行效率達不到要求。1.2 vhdl系統(tǒng)語言

24、程序特點（1）vhdl程序結構：一個完整的vhdl 程序通常包括實體 (entity) 、結構體 (architecture) 、配置 (configuration) 、程序包集合 (package) 和庫 (library)5 個部分。前 4 部分是可分別編譯的源設計單元。庫存放已經(jīng)編譯的實體、結構體、配置和程序包集合。 vhdl 的程序結構至少由實體 (entity) 和結構體 (architecture) 兩部分組成。實體是 vhdl 的硬件抽象 , 它表示具有明確的輸入、輸出的硬件設計的一部分。結構體指定設計實體輸入和輸出之間的行為、邏輯關系或功能 , 并且可以采用行為風格、數(shù)據(jù)流風格

25、、結構化風格或 3 種風格的混合形式進行描述。1.3 vhdl系統(tǒng)語言基本邏輯指令在vhdl 語言中 , 通常把用來保存數(shù)據(jù)的一些單元稱為對象。在 vhdl 語言中 , 對象包 括 4 類 : 常量 (constant) 、信號 (signal) 、變量 (variable) 和文件 (file) 。對于每一個對象來說 , 它都需要具有自己的類和類型。其中 , 類屬用來指明對象屬于常量、信號、變量和文件中的哪一類 ; 而類型則用來指明該對象具有哪種數(shù)據(jù)類型。1.4 vhdl系統(tǒng)語言基本運算符及基本數(shù)據(jù)類型vhdl提供了6種預定義的運算操作符，分別是：賦值運算符,邏輯運算符,算術運算符,關系運算

26、符,移位運算符,并置運算符。vhdl是一種強類型語言，要求設計實體中的每一個常數(shù)、信號、函數(shù)以及設定的各種參量都必須具有確定的數(shù)據(jù)類型，并且相同的數(shù)據(jù)類型的量才能相互傳遞和作用。vhdl作為強類型語言的好處是使用vhdl編譯或綜合工具很容易找出設計中的各種常見錯誤。vhdl中的數(shù)據(jù)類型可以分為在現(xiàn)成程序包中可以隨時獲得的標準數(shù)據(jù)類型和用戶自定義數(shù)據(jù)類型兩個類別。標準的vhdl數(shù)據(jù)類型是vhdl最常用、最基本的數(shù)據(jù)類型，這些數(shù)據(jù)類型都已經(jīng)在vhdl的標準程序包standard和std_logic_1164.及其他的標準程序包中作了定義，并在設計時可以隨時調(diào)用。vhdl的標準數(shù)據(jù)類型有：整數(shù)（in

27、teger）、實數(shù) (real)、位(bit)、位矢量(bit_vector)、布爾量(boolean)、字符(character)、字符串(siring)、時間(time)等。第二章 max+plua的簡介2.1 max+plua的定義max+plus是altera公司上一代的pld開發(fā)軟件，提供的fpga/cpld開發(fā)集成環(huán)境，altera是世界上最大可編程邏輯器件的供應商之一。max+plus界面友好，使用便捷，被譽為業(yè)界最易用易學的eda軟件。在max+plus上可以完成設計輸入、元件適配、時序仿真和功能仿真、編程下載整個流程，它提供了一種與結構無關的設計環(huán)境，是設計者能方便地進行設計

28、輸入、快速處理和器件編程。目前altera已經(jīng)停止開發(fā)maxplusii，而轉向quartusii軟件平臺。2.2 max+plus開發(fā)系統(tǒng)的特點1、 開放的界面max+plus支持與cadence，exemplarlogic，mentor graphics，synplicty，viewlogic和其它公司所提供的eda工具接口。2、與結構無關 max+plus系統(tǒng)的核心complier支持altera公司的flex10k、flex8000、flex6000、max9000、max7000、max5000和classic可編程邏輯器件，提供了世界上唯一真正與結構無關的可編程邏輯設計環(huán)境。3、完

29、全集成化 max+plus的設計輸入、處理與較驗功能全部集成在統(tǒng)一的開發(fā)環(huán)境下，這樣可以加快動態(tài)調(diào)試、縮短開發(fā)周期。4、豐富的設計庫max+plus提供豐富的庫單元供設計者調(diào)用，其中包括74系列的全部器件和多種特殊的邏輯功能（macro-function）以及新型的參數(shù)化的兆功能（mage-function）。5、模塊化工具設計人員可以從各種設計輸入、處理和較驗選項中進行選擇從而使設計環(huán)境用戶化。6、硬件描述語言（hdl）max+plus軟件支持各種hdl設計輸入選項，包括vhdl、verilog hdl和altera自己的硬件描述語言ahdl。7、opencore特征max+plus軟件具有

30、開放核的特點，允許設計人員添加自己認為有價值的宏函數(shù)。max+plusii是最優(yōu)秀的pld開發(fā)平臺之一，適合開發(fā)中小規(guī)模pld/fpga。fpga/cpld設計流程歸納為以下4個步驟，這與asic設計有相似之處。max+plus ii的設計過程可用圖2-1流程圖表示。圖2-1：max+plus ii設計流程圖其中：1、設計輸入用戶可使用max+plus ii10.0提供的圖形編輯器和文本編輯器實現(xiàn)圖形，hdl的輸入，也可輸入網(wǎng)表文件。2、項目編譯完成對設計的處理，max+plus ii10.0提供了一個完全集成的編譯器（compiler）。它可直接完成從網(wǎng)表提取到最后編程文件的生成。在編譯過程

31、中其生成一系列標準文件可進行時序模擬，適配等。若在編譯的某個環(huán)節(jié)出錯，編譯器會停止編譯，并告訴錯誤的原因及位置。圖2-2即為max+plus ii10.0編譯器編譯對話框。 圖2-2 ： max+plus ii10.0 編譯器的編譯過程3、項目校驗完成對設計的功能，時序仿真；進行時序分析，判斷輸入輸出間的延遲。4、項目編程將設計下載/配置到epm7128可編程器件中去。2.3交通燈軟件部分軟件部分，主要有定時計數(shù)模塊、七段數(shù)碼管的輸出顯示模塊、紅、綠、黃三色燈的控制模塊、分頻器、2-4譯碼器。見圖2-3數(shù)據(jù)選擇器七段譯碼器計數(shù)器2-4線譯碼器分頻器 ewth ewtl snth sntl cp

32、東西及南北方向紅綠燈時間及指示 clk圖2-3：cpld模塊內(nèi)部組成以下為cpld模塊中的一些主要程序1）紅綠燈模塊程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all; entity jtd isport(clk:in bit;ewr,ewy,ewg:out std_logic;ewth,ewtl:out std_logic_vector(3 downto 0);end jtd;architecture a of jtd istype rgyew is(yellow,green,red);-ty

33、pe rgysn is(yellow,green,red);begin process(clk)variable aew:std_logic;variable thew,tlew:std_logic_vector(3 downto 0);variable stateew:rgyew;begin if clkevent and clk=1 thencase stateew iswhen green=if aew=0 thenthew:=0011;tlew:=1001;aew:=1;ewg=1;ewrif aew=0 thenthew:=0100;tlew:=0100;aew:=1;ewr=1;e

34、wyif aew=0 thenthew:=0000;tlew:=0100;aew:=1;ewy=1;ewg=0;else if not(thew=0000 and tlew=0001) then if tlew=0000 then tlew:=1001; thew:=thew-1; else tlew:=tlew-1; end if; else thew:=0000; tlew:=0000; aew:=0; stateew:=red; end if; end if;end case;end if;ewth=thew;ewtl=tlew;end process;end a;2）分頻器程序：ent

35、ity clkdiv is port(clk:in std_logic;clk_div12:out std_logic);end clk_div;archtecture rtl 0f clk_div is signal count:std_logic_vector( 22 downto 0); signal clk_temp:std_logic;begin process(clk) begin if(clkevent and clk=1) then if(count=”10110111000110101111111”) then count0); clk_temp=not clk_temp;

36、else count=count+1; end if; end if; end process; clk_div12sssssssssss=”0000000”;end case;end process;end a；第三章 cpld的介紹3.1cpld簡介cpld(complex programmable logic device)復雜可編程邏輯器件，是從pal和gal器件發(fā)展出來的器件，相對而言規(guī)模大，結構復雜，屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構造邏輯功能的數(shù)字集成電路。其基本設計方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言等方法，生成相應的目標文件，通過下載電纜（“

37、在系統(tǒng)”編程）將代碼傳送到目標芯片中，實現(xiàn)設計的數(shù)字系統(tǒng)。cpld由可編程邏輯宏單元(mc，macro cell)圍繞中心的可編程互連矩陣單元組成。其中mc結構較復雜，并具有復雜的i/o單元互連結構，可由用戶根據(jù)需要生成特定的電路結構，完成一定的功能。由于cpld內(nèi)部采用固定長度的金屬線進行各邏輯塊的互連，所以設計的邏輯電路具有時間可預測性，避免了分段式互連結構時序不完全預測的缺點。3.2cpld發(fā)展動態(tài)及應用20世紀70年代，最早的可編程邏輯器件-pld誕生了。其輸出結構是可編程的邏輯宏單元，因為它的硬件結構設計可由軟件完成（相當于房子蓋好后人工設計局部室內(nèi)結構），因而它的設計比純硬件的數(shù)字

38、電路具有很強的靈活性，但其過于簡單的結構也使它們只能實現(xiàn)規(guī)模較小的電路。為彌補pld只能設計小規(guī)模電路這一缺陷，20世紀80年代中期，推出了復雜可編程邏輯器件-cpld。目前應用已深入網(wǎng)絡、儀器儀表、汽車電子、數(shù)控機床、航天測控設備等方面。3.3cpld的特點cpld具有編程靈活、集成度高、設計開發(fā)周期短、適用范圍寬、開發(fā)工具先進、設計制造成本低、對設計者的硬件經(jīng)驗要求低、標準產(chǎn)品無需測試、保密性強、價格大眾化等特點，可實現(xiàn)較大規(guī)模的電路設計，因此被廣泛應用于產(chǎn)品的原型設計和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中。幾乎所有應用中小規(guī)模通用數(shù)字集成電路的場合均可應用cpld器件。cpld器件已

39、成為電子產(chǎn)品不可缺少的組成部分，它的設計和應用成為電子工程師必備的一種技能。3.4如何使用cpld是一種用戶根據(jù)各自需要而自行構造邏輯功能的數(shù)字集成電路。其基本設計方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言等方法，生成相應的目標文件，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標芯片中，實現(xiàn)設計的數(shù)字系統(tǒng)。 這里以搶答器為例講一下它的設計（裝修）過程，即芯片的設計流程。cpld的工作大部分是在電腦上完成的。打開集成開發(fā)軟件(altera公司 max+pluxii)畫原理圖、寫硬件描述語言（vhdl，verilog）編譯給出邏輯電路的輸入激勵信號，進行仿真，查看邏輯輸出結果是否正確進行管

40、腳輸入、輸出鎖定（7128的64個輸入、輸出管腳可根據(jù)需要設定）生成代碼通過下載電纜將代碼傳送并存儲在cpld芯片中。7128這塊芯片各管腳已引出，將數(shù)碼管、搶答開關、指示燈、蜂鳴器通過導線分別接到芯片板上，通電測試，當搶答開關按下，對應位的指示燈應當亮，答對以后，裁判給加分后，看此時數(shù)碼顯示加分結果是否正確，如發(fā)現(xiàn)有問題，可重新修改原理圖或硬件描述語言，完善設計。設計好后，如批量生產(chǎn)，可直接復制其他cpld芯片，即寫入代碼即可。如果要對芯片進行其它設計，比如進行交通燈設計，要重新畫原理圖、或?qū)懹布枋稣Z言，重復以上工作過程，完成設計。這種修改設計相當于將房屋進行了重新裝修，這種裝修對cpld

41、來說可進行上萬次。 家庭成員：經(jīng)過幾十年的發(fā)展，許多公司都開發(fā)出了cpld可編程邏輯器件。比較典型的就是altera、lattice、xilinx世界三大權威公司的產(chǎn)品，這里給出常用芯片： altera epm7128s(plcc84) lattice lc4128v(tqfp100) xilinx xc95108 (plcc84) ,3.5 fpga與cpld的辨別和分類fpga與cpld的辨別和分類主要是根據(jù)其結構特點和工作原理。通常的分類方法是： 將以乘積項結構方式構成邏輯行為的器件稱為cpld，如lattice的isplsi系列、xilinx的xc9500系列、altera的max70

42、00s系列和lattice(原vantis)的mach系列等。 將以查表法結構方式構成邏輯行為的器件稱為fpga，如xilinx的spartan系列、altera的flex10k或acex1k系列等。 cpld更適合完成各種算法和組合邏輯,fpga更適合于完成時序邏輯。換句話說,fpga更適合于觸發(fā)器豐富的結構,而cpld更適合于觸發(fā)器有限而乘積項豐富的結構。 cpld的連續(xù)式布線結構決定了它的時序延遲是均勻的和可預測的,而fpga的分段式布線結構決定了其延遲的不可預測性。 在編程上fpga比cpld具有更大的靈活性。cpld通過修改具有固定內(nèi)連電路的邏輯功能來編程,fpga主要通過改變內(nèi)部連

43、線的布線來編程;fp ga可在邏輯門下編程,而cpld是在邏輯塊下編程。 fpga的集成度比cpld高,具有更復雜的布線結構和邏輯實現(xiàn)。 cpld比fpga使用起來更方便。cpld的編程采用e2prom或fastflash技術,無需外部存儲器芯片,使用簡單。而fpga的編程信息需存放在外部存儲器上,使用方法復雜。 cpld的速度比fpga快,并且具有較大的時間可預測性。這是由于fpga是門級編程,并且clb之間采用分布式互聯(lián),而cpld是邏輯塊級編程,并且其邏輯塊之間的互聯(lián)是集總式的。 在編程方式上,cpld主要是基于e2prom或flash存儲器編程,編程次數(shù)可達1萬次,優(yōu)點是系統(tǒng)斷電時編程信息也不丟失。cpld又可分為在編程器上編程和在系統(tǒng)編程兩類。fpga大部分是基于sram編程,編程信息在系統(tǒng)斷電時丟失,每次上電時,需從器件外部將編程數(shù)據(jù)重新寫入sram中。其優(yōu)點是可以編程任意次,可在工作中快速編程,從而實現(xiàn)板級和系統(tǒng)級的動態(tài)配置。 cpld保密性好,fpga保密性差。 一般情況下,cpld的功耗要比fpga大,且集成度越高越明顯?；谝陨咸攸c我們選取cpld即em7128slc84作控制芯片。第四章 設計流程和硬件介紹