3.6、高速ADC的結構和工作原理

1、.3.6高速ADC電路結構和工作原理目前，高速ADC主要有逐次逼近型，并行比較型(閃爍型)，分級型(半閃爍型)和流水線型等幾種電路結構。其中，逐次逼近型是較為經(jīng)典的低成本電路結構，主要用于中高速（10mA）。因此閃爍式ADC存在的問題是有限的分辨率，功耗大和芯片尺寸大（從而成本高）。閃爍式ADC的分辨率受管芯尺寸、過大的輸入電容、大量比較器所產(chǎn)生的功率消耗等限制。結構重復的并聯(lián)比較器如果精度不匹配，還會造成靜態(tài)誤差，如會使輸入失調電壓增大。同時，這一類型的ADC由于比較器的亞穩(wěn)態(tài)、編碼氣泡，還會產(chǎn)生離散的、不精確的輸出，即所謂的“火花碼”。這類ADC的優(yōu)點是模/數(shù)轉換速度最高，缺點是分辨率不高

2、，功耗大，成本高。注解：“火花碼”根據(jù)閃光式ADC的電路結構，在使用時應該考慮所有的靜態(tài)誤差源和動態(tài)誤差源。靜態(tài)誤差源主要是比較器輸入失調電壓的變化會影響ADC的直流線性誤差。動態(tài)誤差主要包括：比較器的延遲和帶寬之間的失調會降低ADC的SNR和ENOB。每個比較器的輸入端都有一個與輸入信號相關的壓變結電容，在輸入高頻信號時，它會降低ENOB并產(chǎn)生較大失真。另外還包括布線不合理造成的寄生電容的影響。閃電式ADC還易于產(chǎn)生離散的、不確定的輸出，即所謂的“火花碼”?；鸹ùa主要有兩個來源：2n-1個比較器的亞穩(wěn)態(tài)溫度計編碼氣泡不匹配的比較器延遲會使邏輯1變?yōu)檫壿?（或反之），這如同溫度計中出現(xiàn)了一個氣

3、泡。由于ADC中的優(yōu)先編碼單元無法識別這種錯誤，經(jīng)過編碼后的輸出同樣會出現(xiàn)“火花”。芯片舉例：實際上閃爍式ADC分辨率最高可達到10位，一般為68位。最高采樣速率可高達500MSPS，全功率帶寬300MHz。ADI公司閃爍式ADC典型產(chǎn)品有，AD9066（6位，60MSPS），AD9002（8位，150MSPS），AD9048（8位，35MSPS），AD9060（改進的半閃爍式ADC，輸入比較器數(shù)目節(jié)省一半，10位，75MSPS）。AD9002閃爍型8位150MSPS（高速單片ADC）Radar Warning Receiver：雷達信號預警接收機；Warfare：電子戰(zhàn)；3.6.2 半閃爍式

4、ADC現(xiàn)代發(fā)展的高速ADC電路結構主要采用這種全并行的ADC，但由于功率和體積的限制，要制造高分辨率閃爍式ADC是不現(xiàn)實的。由兩個較低分辨率的閃爍式ADC 構成較高分辨率的半閃爍式ADC或分級(流水線)型ADC是當今世界制造高速ADC的主要方。下圖所示是一個8位的兩級并行半閃爍式ADC的原理框圖。其轉換過程分為兩步：第一步是粗量化。先用并行方式進行高4位的轉換，作為轉換后的高4 位輸出，同時再把數(shù)字輸出進行DAC轉換，恢復成模擬電壓。第二步是進一步細量化。把原輸入電壓與DAC轉換器輸出的模擬電壓相減后，對其差值進行16倍放大再進行低4位的ADC 轉換。然后將上述兩級ADC轉換器的數(shù)字輸出并聯(lián)后

5、作為總的輸出。這樣，在轉換速度上作出了一點犧牲，但解決了分辨率提高和元件數(shù)目劇增的矛盾。芯片實例：AD9060：10位75MSPS A/D轉換器 3.6.3 分量程或流水線型ADC將半閃爍型ADC進一步發(fā)展，就產(chǎn)生了流水線型ADC(Pipeline)，也稱為子區(qū)式ADC。它由若干級電路串聯(lián)組成，每一級包括一個采樣/保持放大器、一個低分辨率的ADC和DAC以及一個求和電路，其中求和電路還包括可提供增益的級間放大器?？焖倬_的n位轉換器分成兩段以上的子區(qū)（流水線）來完成。首級電路的采樣/保持器對輸入信號取樣后先由一個m位分辨率的粗ADC對輸入進行量化， 接著用一個至少n位精度的乘積型數(shù)模轉換器MD

6、AC產(chǎn)生一個對應于量化結果的模擬電平并送至求和電路，求和電路從輸入信號中扣除此模擬電平，并將差值精確放大某一固定增益后送交下一級電路處理。經(jīng)過各級這樣的處理后，最后由一個較高精度的K位細ADC對殘余信號進行轉換。將上述各級粗、細ADC的輸出組合起來即構成高精度的n位輸出。下兩圖分別為一個14位5級流水線型ADC的原理圖和每級內部結構圖。流水線型ADC必須滿足以下不等式以便糾正重疊錯誤：l * m + k n式中，l為級數(shù)，m為各級中ADC的粗分辨率，k為精細ADC的細分辨率，而n是流水線ADC的總分辨率。流水線ADC不但簡化了電路設計， 還具有如下優(yōu)點：每一級的冗余位優(yōu)化了重疊誤差的糾正，具有

7、良好的線性和低失調；每一級具有獨立的采樣/保持放大器，前一級電路的采樣/保持可以釋放出來用于處理下一次采樣， 因此允許流水線各級同時對多個采樣值進行處理，從而提高了信號的處理速度，典型的為轉換時間100ns；功率消耗低；很少有比較器進入亞穩(wěn)態(tài)，從根本上消除了火花碼和氣泡，從而大大減少了ADC的誤差；多級轉換提高了ADC的分辨率。同時流水線型ADC也有一些缺點：復雜的基準電路和偏置結構；輸入信號必須穿過數(shù)級電路造成流水線延遲；同步所有輸出需要嚴格的鎖存定時；對工藝缺陷敏感，對印刷線路板更為敏感，它們會影響增益的線性、失調及其它參數(shù)。目前，這種新型結構的ADC在尺寸、速度、分辨率、功耗和設計難度等方面提供了很好的平衡，已經(jīng)引起大多數(shù)模數(shù)轉換器制造商和設計得的關注。主要應用于：對于總諧波失真（THD）、無雜散動態(tài)范圍（SFDR）和其它頻域特性要求較高的通信系統(tǒng)；對于噪聲、帶寬和瞬態(tài)響應速度等時域特性比較感興趣的CCD成像系統(tǒng)；以及對時域和頻域參數(shù)（如低雜散和高輸入帶寬）都要求較高的數(shù)據(jù)采集系統(tǒng)。目前已有幾家制造商可以提供這種產(chǎn)品。流水線ADC可以提供頗具吸引力的速度、分辨率、低功耗和很小的芯片尺寸（意味著低價格）。下圖是M