計(jì)算機(jī)組成原理期末復(fù)習(xí)資料

1、2008 級(jí) 本科生 計(jì)算機(jī)成原理 期末復(fù)習(xí)題一選擇題1 計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指 。A RAM 存貯器B ROM 存貯器C 主存貯器D cache 、主存貯器和外存貯器2 某機(jī)字長(zhǎng) 32 位，其中 1位符號(hào)位， 31 位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為 。A +（1 2-32）B +（1 2-31）C 2-32D 2-313 我國(guó)在 年研制成功了第一臺(tái)電子數(shù)字計(jì)算機(jī)， 第一臺(tái)晶體管數(shù)字計(jì)算機(jī)于 年完成。A 1946， 1958 B 1950， 1968 C 1958 ，1961D 1959 ， 19654 存儲(chǔ)單元是指 。A 存放一個(gè)二進(jìn)制信息位的存貯元B 存放一個(gè)機(jī)器字的所有

2、存貯元集合C 存放一個(gè)字節(jié)的所有存貯元集合D 存放兩個(gè)字節(jié)的所有存貯元集合；5 相聯(lián)存貯器是按 進(jìn)行尋址的存貯器。A 地址方式 B 堆棧方式 C 內(nèi)容指定方式 D 地址方式與堆棧方式6 變址尋址方式中，操作數(shù)的有效地址等于 。A 基值寄存器內(nèi)容加上形式地址（位移量）B 堆棧指示器內(nèi)容加上形式地址（位移量）C 變址寄存器內(nèi)容加上形式地址（位移量）D 程序記數(shù)器內(nèi)容加上形式地址（位移量）7 以下敘述中正確描述的句子是： 。A 同一個(gè) CPU 周期中，可以并行執(zhí)行的微操作叫相容性微操作B 同一個(gè) CPU 周期中，不可以并行執(zhí)行的微操作叫相容性微操作C 同一個(gè) CPU 周期中，可以并行執(zhí)行的微操作叫相

3、斥性微操作D 同一個(gè) CPU 周期中，不可以并行執(zhí)行的微操作叫相斥性微操作 8 計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)A 減少了信息傳輸量B 提高了信息傳輸?shù)乃俣菴 減少了信息傳輸線的條數(shù)D 加重了 CPU 的工作量9 帶有處理器的設(shè)備一般稱為 設(shè)備。A 智能化 B 交互式C 遠(yuǎn)程通信 D 過(guò)程控制10 定 點(diǎn) 16 位字長(zhǎng)的字，采用2 的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍215 +（215 1）B -（215 1） +（215 1）C -（215 + 1） +215-215+21511 定 點(diǎn)計(jì)算機(jī)用來(lái)進(jìn)行 。A 十進(jìn)制數(shù)加法運(yùn)算 ；B 定點(diǎn)數(shù)運(yùn)算 ；C 浮點(diǎn)數(shù)運(yùn)算 ；D

4、既進(jìn)行定點(diǎn)數(shù)運(yùn)算也進(jìn)行浮點(diǎn)數(shù)運(yùn)算；12某 DRAM芯片，其存儲(chǔ)容量為 512K8 位，該芯片的地址線和數(shù)據(jù)線數(shù)目為 。A 8， 512 B 512， 8C 18 ， 8 D 19， 813 二 地址指令中，操作數(shù)的物理位置可安排在 。A 棧頂和次棧頂 B 兩個(gè)主存單元 C 一個(gè)主存單元和一個(gè)寄存器 D 兩個(gè)寄存器14 17CDROM 光盤(pán)是 型光盤(pán)，可用做計(jì)算機(jī)的 存儲(chǔ)器和數(shù)字化多媒體設(shè)備。A 重寫(xiě)， 內(nèi) B 只讀， 外 C 一次， 外 D 多次， 內(nèi)15 在 單級(jí)中斷系統(tǒng)中， CPU一旦響應(yīng)中斷，則立即關(guān)閉 標(biāo)志，以防本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。A 中斷允許 B

5、 中斷請(qǐng)求 C 中斷屏蔽 D 中斷保護(hù)16 某 寄存器中的值有時(shí)是地址，因此只有計(jì)算機(jī)的 才能識(shí)別它。A 譯碼器 B 判斷程序 C 指令 D 時(shí)序信號(hào)17用 16位字長(zhǎng)（其中 1 位符號(hào)位）表示定點(diǎn)整數(shù)時(shí)，所能表示的數(shù)值范圍是 。A 0，216 1 B 0，215 1 C 0，214 1 D 0，215 18 在 定點(diǎn)運(yùn)算器中，無(wú)論采用雙符號(hào)位還是單符號(hào)位，必須有 ，它一般用 來(lái)實(shí)現(xiàn)。A 譯碼電路， 與非門(mén) ；B 編碼電路， 或非門(mén) ；C 溢出判斷電路 ，異或門(mén) ；D 移位電路， 與或非門(mén) ；19某 SRAM 芯片，其容量為 5128 位，包括電源端和接地端，該芯片引出線的最小數(shù)目 應(yīng)為 。A

6、 23B 25 C 50 D 1920 以 下四種類(lèi)型的半導(dǎo)體存儲(chǔ)器中， 以傳輸同樣多的字為比較條件， 則讀出數(shù)據(jù)傳輸率最 高的是 。A DRAM B SRAM C 閃速存儲(chǔ)器 D EPROM21 指 令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可以實(shí)現(xiàn) 。A 堆棧尋址 ；B 程序的條件轉(zhuǎn)移 ；C 程序的無(wú)條件轉(zhuǎn)移 ；D 程序的條件轉(zhuǎn)移或無(wú)條件轉(zhuǎn)移 ；22 異 步控制常用于 作為其主要控制方式。A 在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問(wèn)主存與外圍設(shè)備時(shí) ；B 微型機(jī)的 CPU 中 ；C 硬布線控制器中；D 微程序控制器中；23 多 總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用 方法，對(duì)提高系統(tǒng)的吞吐率最有效。A 多端

7、口存貯器 ；B 提高主存的速度 ；C 交叉編址多模塊存貯器 ；D 高速緩沖存貯器 ；24 磁 盤(pán)驅(qū)動(dòng)器向盤(pán)片磁層記錄數(shù)據(jù)時(shí)采用 方式寫(xiě)入。A 并行 B 串行 C 并行串行 D 串行并行25 IEEE1394所以能實(shí)現(xiàn)數(shù)據(jù)傳送的實(shí)時(shí)性，是因?yàn)?。A 除異步傳送外，還提供等步傳送方式 ；B 提高了時(shí)鐘頻率 ；C 除優(yōu)先權(quán)仲裁外，還提供均等仲裁，緊急仲裁兩種總線仲裁方式；26 至 今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是 。信息處理方便；。A節(jié)約元件；B 運(yùn)算速度快； C 物理器件的性能決定 ； D27用 32位字長(zhǎng)（其中 1 位符號(hào)位）表示定點(diǎn)小數(shù)是，所能表示的數(shù)值范圍是A 0，1 2

8、-32B 0，1 2-31 C 0，1 2-30D 0，128已知 X為整數(shù)，且 X補(bǔ) = ，則 X 的十進(jìn)制數(shù)值是 。A +155B 101C 155D +10129 主 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來(lái) 。A 存放數(shù)據(jù) B 存放程序 C 存放數(shù)據(jù)和程序 D 存放微程序30 指 令系統(tǒng)采用不同尋址方式的目的是 。A 實(shí)現(xiàn)存貯程序和程序控制；B 縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性； 。C 可直接訪問(wèn)外存；D 提供擴(kuò)展操作碼的可能并降低指令譯碼的難度；31 在 CPU中跟蹤指令后繼地址的寄存器是 。A 主存地址寄存器 B 程序計(jì)數(shù)器 C 指令寄存器 D 狀態(tài)條件寄存器32 采 用

9、 DMA 方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè) 時(shí)間。A. 指令周期 B.機(jī)器周期 C.存儲(chǔ)周期 D.總線周期33 完 整的計(jì)算機(jī)應(yīng)包括 A 運(yùn)算器、存儲(chǔ)器、控制器B 外部設(shè)備和主機(jī) ；C 主機(jī)和實(shí)用程序 ；D 配套的硬件設(shè)備和軟件系統(tǒng)34用 64位字長(zhǎng)（其中 1 位符號(hào)位）表示定點(diǎn)整數(shù)時(shí)，所能表示的數(shù)值范圍是 A 0，264 1 B 0，263 1 C 0，262 1 D 0，263 35 某 機(jī)字長(zhǎng) 32 位，存儲(chǔ)容量為 1MB，若按字編址，它的尋址范圍是 。A 1M B 512KBC 256KD 256KB36某一 RAM芯片，其容量為 5128 位，包括電源和接地端， 該芯片引出線

10、的最小數(shù)目應(yīng)A 23 B 25 C 50 D 1937 指 令周期是指 。A CPU 從主存取出一條指令的時(shí)間；B CPU 執(zhí)行一條指令的時(shí)間 ；C CPU從主存取出一條指令加上 CPU 執(zhí)行這條指令的時(shí)間 ；D 時(shí)鐘周期時(shí)間 ；38 在 微型機(jī)系統(tǒng)中，外圍設(shè)備通過(guò) 與主板的系統(tǒng)總線相連接。A 適配器 B 設(shè)備控制器 C 計(jì)數(shù)器 D 寄存器 39CDROM 光盤(pán)的標(biāo)準(zhǔn)播放時(shí)間為 60 分鐘。在計(jì)算模式 1 情況下，光盤(pán)的存儲(chǔ)容量為A 601MBB 527MBC 630MBD 530MB40假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校校驗(yàn)的字符碼是B 1101011041某計(jì)算機(jī)字長(zhǎng)

11、32 位，其存儲(chǔ)容量為 16MB，若按雙字編址，它的尋址范圍是 。A 16MB B 2M C 8MB D 16M42 程 序控制類(lèi)指令的功能是 。A 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B 進(jìn)行主存與 CPU 之間的數(shù)據(jù)傳送C 進(jìn)行 CPU 和 I / O 設(shè)備之間的數(shù)據(jù)傳送D 改變程序執(zhí)行順序43由于 CPU內(nèi)部的操作速度較快，而 CPU 訪問(wèn)一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用 來(lái)規(guī)定。A 主存中讀取一個(gè)指令字的最短時(shí)間B 主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間C 主存中寫(xiě)入一個(gè)數(shù)據(jù)字的平均時(shí)間D 主存中讀取一個(gè)數(shù)據(jù)字的平均時(shí)間44 8 位定點(diǎn)字長(zhǎng)的字，采用 2 的補(bǔ)碼表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是

12、。A .128 +127 B. 127 +127 C. 129 +128 +12845 下 面浮點(diǎn)運(yùn)算器的描述中正確的句子是： 。A. 浮點(diǎn)運(yùn)算器可用階碼部件和尾數(shù)部件實(shí)現(xiàn)B. 階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算C. 階碼部件只進(jìn)行階碼相加、相減和比較操作D. 尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算46 某計(jì)算機(jī)字長(zhǎng) 16 位，它的存貯容量是 64KB，若按字編址， 那么它的尋址范圍是 A. 64KB. 32K C. 64KB D. 32 KB47 寄存器間接尋址方式中，操作數(shù)處在 。A. 通用寄存器 B. 主存單元 C. 程序計(jì)數(shù)器 D. 堆棧48 微程序控制器中，機(jī)器指令與微指令的關(guān)系是 。A.

13、每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B. 每一條機(jī)器指令由一段微指令編寫(xiě)的微程序來(lái)解釋執(zhí)行C. 每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D. 一條微指令由若干條機(jī)器指令組成49 一 張寸軟盤(pán)的存儲(chǔ)容量為 MB，每個(gè)扇區(qū)存儲(chǔ)的固定數(shù)據(jù)是 。A. 1.44MB ，512B B. 1MB，1024B C .2MB， 256B D .，512KB 50 發(fā) 生中斷請(qǐng)求的條件之一是 。A. 一條指令執(zhí)行結(jié)束 B. 一次 I/O 操作結(jié)束C. 機(jī)器內(nèi)部發(fā)生故障 D. 一次 DMA 操作結(jié)束51 馮 諾依曼機(jī)工作的基本方式的特點(diǎn)是 。A 多指令流單數(shù)據(jù)流B 按地址訪問(wèn)并順序執(zhí)行指令C 堆棧操作D 存貯器按內(nèi)

14、容選擇地址52 在 機(jī)器數(shù) 中，零的表示形式是唯一的。A 原碼 B 補(bǔ)碼 C 移碼 D 反碼53 在 定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò) 來(lái)實(shí)現(xiàn)。A 原碼運(yùn)算的二進(jìn)制減法器B 補(bǔ)碼運(yùn)算的二進(jìn)制減法器C 原碼運(yùn)算的十進(jìn)制加法器D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器54某計(jì)算機(jī)字長(zhǎng) 32 位，其存儲(chǔ)容量為 4MB，若按半字編址，它的尋址范圍是 A 4MB B 2MB C 2M D 1M55主存貯器和 CPU之間增加 cache 的目的是 。A 解決 CPU 和主存之間的速度匹配問(wèn)題B 擴(kuò)大主存貯器容量C 擴(kuò)大 CPU 中通用寄存器的數(shù)量D 既擴(kuò)大主存貯器容量，又?jǐn)U大 CPU 中通用寄存器的數(shù)量 56 單 地

15、址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算， 除地址碼指明的一個(gè)操作數(shù)外， 另一個(gè)常需采用 。A 堆棧尋址方式 B 立即尋址方式 C 隱含尋址方式 D 間接尋址方式57 同 步控制是 。A 只適用于 CPU 控制的方式B 只適用于外圍設(shè)備控制的方式C 由統(tǒng)一時(shí)序信號(hào)控制的方式D 所有指令執(zhí)行時(shí)間都相同的方式58 62 CRT的分辨率為 10241024 像素，像素的顏色數(shù)為 256，則刷新存儲(chǔ)器的容量為A 512KB B 1MB C 256KB D 2MB59 為 了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用 。A 通用寄存器 B 堆棧 C 存儲(chǔ)器 D 外存二填空題1存儲(chǔ)并按順序執(zhí)行，這是型計(jì)算機(jī)

16、的工作原理。（A.程序 B.地址 C.馮諾依曼 ）2 移 碼表示法主要用于表示數(shù)的階碼E，以利于比較兩個(gè)的大小和操作。 （A.浮點(diǎn) B.指數(shù) C.對(duì)階 ） 3閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性及能力，為現(xiàn)有的體系結(jié)構(gòu)帶來(lái)巨大變化，因此作為用于便攜式電腦中。（A. 瞬時(shí)啟動(dòng) B.存儲(chǔ)器 C.固態(tài)盤(pán) ） 4微程序設(shè)計(jì)技術(shù)是利用方法設(shè)計(jì)的一門(mén)技術(shù)。具有規(guī)整性、可維護(hù)性、C .等一系列優(yōu)點(diǎn)。 （A.軟件 B.操作控制 C.靈活性 ）5 衡 量總線性能的重要指標(biāo)是，它定義為總線本身所能達(dá)到的最高。PCI總線的帶寬可達(dá)。 （A.總線帶寬 B.傳輸速率/ S）6 對(duì) 存儲(chǔ)器的要求是， ，。為了解決這方

17、面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)。（A.容量大 B.速度快 C.成本低 ）7 7指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)的重要因素，它的和不僅直接影響到機(jī)器的硬件結(jié)構(gòu)而且也影響到系統(tǒng)軟件。 （A.性能 B.格式 C.功能 ）8 CPU中至少有如下六類(lèi)寄存器寄存器，計(jì)數(shù)器，寄存器， 通用寄存器，狀態(tài)條件寄存器，緩沖寄存器。 （.A.指令 B.程序 C.地址 ）9中斷處理要求有中斷，中斷產(chǎn)生，中斷等硬件支持。（A.優(yōu)先級(jí)仲裁 B.向量 C.控制邏輯 ）10 多 媒體 CPU是帶有技術(shù)的處理器。它是一種技術(shù)，特別適合于處理。B.多媒體擴(kuò)展結(jié)構(gòu)C.圖象數(shù)據(jù) ）11總線定時(shí)是總線系統(tǒng)的核心問(wèn)題之一。為了同步主方、從

18、方的操作，必須制訂。通常采用定時(shí)和定時(shí)兩種方式。 （A.定時(shí)協(xié)議B.同步C.異步 ）12 通 道與 CPU分時(shí)使用，實(shí)現(xiàn)了內(nèi)部數(shù)據(jù)處理和并行工作。（A.內(nèi)存/ O）13一個(gè)定點(diǎn)數(shù)由和兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有純小 數(shù)和兩種表示方法。 （A.符號(hào)位 B.數(shù)值域 C.純整數(shù) ） 14重寫(xiě)型光盤(pán)分和兩種，用戶可對(duì)這類(lèi)光盤(pán)進(jìn)行信息。（A.磁光盤(pán)B.相變盤(pán)C.隨機(jī)寫(xiě)入、擦除或重寫(xiě) ）15多個(gè)用戶公享主存時(shí)， 系統(tǒng)應(yīng)提供。 通常采用的方法是保護(hù)和 保護(hù)， 并用硬件來(lái)實(shí)現(xiàn)。（A.存儲(chǔ)保護(hù) B.存儲(chǔ)區(qū)域C.訪問(wèn)方式 ）16 在 計(jì)算機(jī)系統(tǒng)中， 多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為。就其所傳送信

19、息的性質(zhì)而言，在公共通路上傳送的信息包括數(shù)據(jù)、 、信息。 （A.總線 B.地址C.控制 ）17 指 令格式中，地址碼字段是通過(guò)來(lái)體現(xiàn)的，因?yàn)橥ㄟ^(guò)某種方式的變換，可以給出地址。常用的指令格式有零地址指令、單地址指令、三種.（A.尋址方式 B.操作數(shù)有效 C.二地址指令 ）18周期也稱為；一個(gè) CPU周期包含若干個(gè)。任何一條指令的指令周期至少需要個(gè)CPU 周期。 （A.機(jī)器周期 B.時(shí)鐘周期 C. 2）19 按 IEEE764標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由，階碼 E ，尾數(shù) m 三部分組成。其中階碼 E 的值等于指數(shù)的加上一個(gè)固定。 （A.符號(hào)位 S B.基值 E C.偏移量 ）20 存 儲(chǔ)器的技術(shù)指標(biāo)有，

20、，和存儲(chǔ)器帶寬。（A.存儲(chǔ)容量 B.存儲(chǔ)時(shí)間 C.存儲(chǔ)周期 ） 21指令操作碼字段表征指令的，而地址碼字段指示。微小型機(jī)多采用 混合方式的指令格式。（A.操作 ，特征與功能 B.操作數(shù)的地址 C.二地址，單地址，零地址 ）22 不 同的 CRT顯示標(biāo)準(zhǔn)所支持的最大和數(shù)目是的。（A.分辨率 B.顏色 C.不同 ）23Cache 是一種 A. 存儲(chǔ)器，是為了解決 CPU和主存之間 B. 不匹配而采用的一項(xiàng)重要硬件技術(shù)。現(xiàn)發(fā)展為多級(jí)cache 體系， C. 分設(shè)體系。（A.高速緩沖 B.速度 C.指令 cache 與數(shù)據(jù) cache）24軟磁盤(pán)和硬磁盤(pán)的 A. 原理與 B. 方式基本相同，但在 C.

21、 和性能上存在較大差別。 （A.存儲(chǔ) B.記錄 C.結(jié)構(gòu) ）25 一個(gè)定點(diǎn)數(shù)由 A. 和 B. 兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有 C.和純整數(shù)之分。 （A.符號(hào)位 B. 數(shù)值域 C. 純小數(shù) ）26對(duì)存儲(chǔ)器的要求是 A. ，B. ，C. 。為了解決這三方面的矛盾計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)。 （A.容量大 B. 速度快 C. 成本低 ）27 數(shù) 的真值變成機(jī)器碼可采用 A. 表示法， B. 表示法，表示法，移碼表示法。 （1. A.原碼 B.補(bǔ)碼 C.反碼 ）28 形 成指令地址的方式，稱為方式，有B. 尋址和 C. 尋址。 （A.指令尋址 B.直接 C.間接 ）29 CPU從 A. 取

22、出一條指令并執(zhí)行這條指令的時(shí)間和稱為 B. 。由于各種指令的操作功能不同， 各種指令的指令周期是 C. 。（A.存儲(chǔ)器 B.指令周期 C.不相同的）三 名詞解釋 :1. 馮 .諾依曼結(jié)構(gòu) : 以二進(jìn)制和存儲(chǔ)程序控制為核心的通用電子數(shù)字計(jì)算機(jī)體系結(jié)構(gòu).現(xiàn)在的計(jì)算機(jī)幾乎都使用這種結(jié)構(gòu) ,因此稱之為 ”存儲(chǔ)程序計(jì)算機(jī) 有效地址 :形式地址按一定的規(guī)則計(jì)算后 ,可以得出能直接訪問(wèn)主存的地址 , 這個(gè)地址稱為有 效地址 .2. 規(guī)格化浮點(diǎn)數(shù) :將浮點(diǎn)數(shù)據(jù)轉(zhuǎn)化成規(guī)格化形式的過(guò)程稱為浮點(diǎn)數(shù)規(guī)格化.規(guī)格化對(duì)位數(shù) M的基本限制是 :1/2=|M|1.3. 微操作 :是對(duì)寄存器里的數(shù)據(jù)進(jìn)行的操作,是在一個(gè)時(shí)鐘脈沖

23、作用下完成的.是計(jì)算機(jī)中最基本的操作 ,是最小的有獨(dú)立意義的操作單元 .4. 微指令周期 :執(zhí)行一條微指令所用的時(shí)間 ,包括微指令出的時(shí)間 ,執(zhí)行微操作時(shí)間 ,形成下 條微指令地址的時(shí)間和讀取微指令時(shí)間 .5. 指令周期 :執(zhí)行一條指令所用的時(shí)間 .6. CPU 周期 :也叫機(jī)器周期 ,許多計(jì)算機(jī)系統(tǒng)往往以主存的工作周期（存取周期 ）為基礎(chǔ)來(lái)規(guī)定機(jī)器周期長(zhǎng)度 .7. 存儲(chǔ)周期 :指的是連續(xù)兩次啟動(dòng)同一存儲(chǔ)進(jìn)行存取操作所需要的最小時(shí)間間隔.8. 位密度 : 單位長(zhǎng)度信息道上所能記錄的二進(jìn)制信息的位數(shù)叫位密度.9. 光柵掃描 : 是在偏轉(zhuǎn)系統(tǒng)的控制下 ,電子束在屏幕的從上到下 ,從左到右有規(guī)律的周

24、期運(yùn)動(dòng)叫掃描 ,掃描結(jié)果形成一副光柵 ,又叫做一幀光柵掃描 .10. 掃描消隱 :消去掃描線 ,使之不出現(xiàn)在屏幕上 .四 簡(jiǎn)答題1. 計(jì)算機(jī)硬件由哪五部分構(gòu)成，并簡(jiǎn)述其功能答：運(yùn)算器：實(shí)現(xiàn)各種算術(shù)和邏輯運(yùn)算的部件。 存儲(chǔ)器：存放程序、原始數(shù)據(jù)、中間結(jié)果、最終結(jié)果。 輸入設(shè)備：實(shí)現(xiàn)程序和原始數(shù)據(jù)輸入計(jì)算機(jī)的部件。輸出設(shè)備：將運(yùn)算結(jié)果輸出出來(lái)的設(shè)備?？刂破鳎嚎刂朴?jì)算機(jī)的各種部件的設(shè)備。2. 馮諾依曼體制的主要思想是什么答：采用二進(jìn)制代碼形式表示信息； 采用存儲(chǔ)程序工作方式； 計(jì)算機(jī)硬件系統(tǒng)由五大 部件（控制器、運(yùn)算器、存儲(chǔ)器、輸入設(shè)備和存儲(chǔ)設(shè)備）組成。3. 信息的數(shù)字化含義有哪些 答：用數(shù)字代碼表

25、示各種信息；用數(shù)字信號(hào)表示各種數(shù)字代碼。4. 用數(shù)字化方法表示信息的主要優(yōu)點(diǎn)有哪些答：在物理上容易實(shí)現(xiàn)信息的表示與存儲(chǔ)； 抗干擾能力強(qiáng)、可靠性高； 數(shù)值的表示范 圍大、表示精度高；表示的信息類(lèi)型極其廣泛；能用數(shù)字邏輯技術(shù)進(jìn)行信息處理。5. 如何區(qū)分指令和數(shù)據(jù)答：約定不同，指令代碼按指令格式約定， 數(shù)據(jù)按數(shù)據(jù)格式約定；取指周期取出的是指 令，它送往控制器的指令寄存器 IR，由控制器解釋而發(fā)出一系列微操作信息； 而執(zhí)行周期從 內(nèi)存中讀出或送入內(nèi)存的信息是數(shù)據(jù)， 它流向運(yùn)算器或由運(yùn)算器流向內(nèi)存； 一般指令存放 在主存程序區(qū)，數(shù)據(jù)存放在內(nèi)存的數(shù)據(jù)區(qū)。6. 什么是程序中斷傳送方式 其有何 優(yōu)、缺點(diǎn)答：程

26、序中斷傳送方式，是指在程序運(yùn)行中，CPU 收到隨機(jī)中斷請(qǐng)求后，暫停中止現(xiàn)行程序的執(zhí)行，轉(zhuǎn)去執(zhí)行為該隨機(jī)事件服務(wù)的中斷處理程序，處理完畢后自動(dòng)恢復(fù)原程序的執(zhí)行。7. 響應(yīng)中斷的條件有哪些答：有中斷請(qǐng)求信號(hào)發(fā)生。該中斷請(qǐng)求未被屏蔽。 CPU處于開(kāi)中斷狀態(tài)。沒(méi)有更重 要的的事要處理。 CPU 剛剛執(zhí)行的指令不是停機(jī)指令。在一條指令結(jié)束時(shí)響應(yīng)。8. 依靠硬件實(shí)現(xiàn)程序中斷響應(yīng)過(guò)程，需要哪 4 項(xiàng)操作答：關(guān)中斷。 保存斷點(diǎn)。將程序計(jì)數(shù)器 PC 的內(nèi)容保存起來(lái)，一般是壓入堆棧。此時(shí)， PC內(nèi)容為恢復(fù)原 程序后的后繼指令地址，稱為斷點(diǎn)。 獲取服務(wù)程序的入口。被批準(zhǔn)的中斷源接口通過(guò)總線向CPU送入向量地址。 C

27、PU據(jù)此在中斷周期中訪問(wèn)中斷向量表，從中讀取服務(wù)程序的入口地址。 轉(zhuǎn)向程序運(yùn)行狀態(tài)，以此開(kāi)始執(zhí)行中斷服務(wù)程序9. CPU 結(jié)構(gòu)如圖所示，其中有一個(gè)累加寄存器AC，一個(gè)狀態(tài)條件寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。（ 1） 標(biāo)明圖中四個(gè)寄存器的名稱。（ 2） 簡(jiǎn)述指令從主存取到控制器的數(shù)據(jù)通路。（ 3） 簡(jiǎn)述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存/ 取訪問(wèn)的數(shù)據(jù)通路。解：d 為程序（1）a 為數(shù)據(jù)緩沖寄存器 DR ，b 為指令寄存器 IR ， c 為主存地址寄存器， 計(jì)數(shù)器 PC。（ 2） 主存 M 緩沖寄存器 DR 指令寄存器 IR 操作控制器。（3） 存儲(chǔ)器讀 ：M DR ALU AC存儲(chǔ)器寫(xiě) ：AC DR M五 計(jì)算題1. 已知 X=，Y=+，求X補(bǔ)， -X補(bǔ)， Y補(bǔ)， -Y補(bǔ)， X+Y=， X-Y=解： X原= X補(bǔ)=-X補(bǔ)=Y原 = Y補(bǔ)=-Y補(bǔ)=X補(bǔ)+ Y補(bǔ)X+Y補(bǔ)X+Y=+X補(bǔ)+ -Y補(bǔ)X-Y補(bǔ)因?yàn)榉?hào)位相異，所以結(jié)果發(fā)生溢出。2. 求證： x 補(bǔ) - y補(bǔ) = x補(bǔ) +-y補(bǔ)因?yàn)閤 補(bǔ) + y補(bǔ) = x + y補(bǔ)所以 y補(bǔ) = x + y補(bǔ) - x 補(bǔ)又 x-y補(bǔ) = x+ （ -y） 補(bǔ) = x補(bǔ) + -y 補(bǔ)所以-y補(bǔ)= x