集成電路設計流程IC設計流程_第1頁
集成電路設計流程IC設計流程_第2頁
集成電路設計流程IC設計流程_第3頁
全文預覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

1.1從rtl到gds的設計流程：這個可以理解成半定制的設計流程，一般用來設計數(shù)字電路。整個流程如下（左側(cè)為流程，右側(cè)為用到的相應eda工具）：一個完整的半定制設計流程應該是：rtl代碼輸入、功能仿真、邏輯綜合、門級驗證、時序/功耗/噪聲分析，布局布線（物理綜合）、版圖驗證。整個完整的流程可以分為前端和后端兩部分，前端的流程圖如下：前端的主要任務是將hdl語言描述的電路進行仿真驗證、綜合和時序分析，最后轉(zhuǎn)換成基于工藝庫的門級網(wǎng)表。后端的流程圖如下，也就是從netlist到gds的設計流程：后端的主要任務是：（1）將netlist實現(xiàn)成版圖（自動布局布線apr）（2）證明所實現(xiàn)的版圖滿足時序要求、符合設計規(guī)則（drc）、layout與netlist一致（lvs）。（3）提取版圖的延時信息（rc extract），供前端做postlayout仿真。1.2從schematic到gds的設計流程：這個可以理解成全定制的設計流程，一般用于設計模擬電路和數(shù)模混合電路。整個流程如下（左側(cè)為流程，右側(cè)為用到的相應eda工具）：一個完整的全定制設計流程應該是：電路圖輸入、電路仿真、版圖設計、版圖

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論