eda出租車計價器設計

1、.信息技術學院可編程邏輯器件原理及應用課程綜合設計報告書姓 名： 王云鵬 班 級： b1106 學 號： 0915110601 時 間： 2013.12.3 指導教師： 李海成 設計題目出租車計價器系統(tǒng)設計設計要求和任務1. 能實現(xiàn)計費功能，計費標準為：按行駛里程收費，起步為5.00元，并在車行5公里后再按1.2元/公里。2. 傳感器輸出脈沖為0.5m/個。每0.5km改變一次顯示，且 提前顯示。3.實現(xiàn)預置功能：能預置起步費、每公里收費、車行加費里 程。4. 實現(xiàn)模擬功能：能模擬汽車啟動、停止等狀態(tài)。5. 設計動態(tài)掃描電路：將車費顯示出來，有兩位小數(shù)。6. 用vhdl語言設計符合上述功能要求

2、的出租車計費器，并用層次化設計方法設計該電路。7.各計數(shù)器的計數(shù)狀態(tài)用功能仿真的方法驗證，并通過有關波形確認電路設計是否正確。8.完成電路全部設計后，通過系統(tǒng)實驗箱下載驗證設計的正確性。設計過程設計過程設計過程設計過程設計過程設計過程設計過程設計過程一、實驗平臺（1） 硬件：計算機、eda實驗箱；（2） 軟件：max+plus ii 10.0 ； （3）編寫程序后，并在max+plus ii 10.0 工具平臺中進行編譯、綜合、適配、仿真下載到eda實驗箱進行驗證，通過led顯示來觀察結果。二、實驗原理（1）控制模塊（2）分頻模塊（3）計費動態(tài)顯示模塊其初值為5元，當里程超過5公里后才接受計數(shù)

3、控制模塊發(fā)出的脈沖的驅動，并且計數(shù)顯示動態(tài)顯示出來。三、出租車計費系統(tǒng)的實現(xiàn)3.1系統(tǒng)的總體模塊圖：四、實驗步驟 1、建立工作庫文件夾和編輯設計文件2、程序清單和波形圖：library ieee;use ieee.std_logic_1164.all;entity bcd_decoder is port ( bcd: in std_logic_vector (4 downto 0); ledseg : out std_logic_vector (7 downto 0); end bcd_decoder ;architecture behavior of bcd_decoder isbegin

4、process(bcd)begin case bcd iswhen 00000=ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg yyyynull;end case;end process;end one;library ieee; -計程控制use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.

5、all;entity kilo isport(clk:in std_logic; start:in std_logic; stop:in std_logic; k1:out std_logic_vector(3 downto 0); k2:out std_logic_vector(3 downto 0); k3:out std_logic_vector(3 downto 0); cn:out std_logic);end kilo;architecture behav of kilo isbeginprocess(clk,start,stop)variable k_v:std_logic_ve

6、ctor(11 downto 0);beginif stop=1 then k_v:=(others=0);elsif clkevent and clk=1thenif start=1 then if k_v(3 downto 0)=1001 then k_v:=k_v+0111; else k_v(3 downto 0):=k_v(3 downto 0)+1; end if;if k_v(7 downto 4)=1010 thenk_v:=k_v+01100000;end if;end if;end if;if k_v(11 downto 0)=000001010000 then cn=1;

7、else cn=0;end if;k1= k_v(3 downto 0);k2= k_v(7 downto 4);k30);co=1;else q:=q+1;coeee0);cout=0;elsif clkevent and clk=1then if en=1then if cqi9 then cqi:=cqi+6; cout=9 then cout=1;cqi:=cqi-01010; end if;end if;end if;cq0);elsif clkevent and clk=1then if en=1then if cqi0); end if; if cqi=9 then cout=1

8、; else cout=0;end if;end if;end if;cq0);elsif clkevent and clk=1then if cn=0 then cqi:=00101; elsif en=1 then if cqi0); end if; if cqi=10 then cout=1;cqi:=00000; else cout=0;end if;end if;end if;cq=cqi+10000;end process;end behav;library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.a

9、ll;entity cnt4 isport(clk:in std_logic; q:out std_logic_vector(1 downto 0);end cnt4;architecture a of cnt4 isbeginprocess(clk)variable a:std_logic_vector(1 downto 0);begin if clkevent and clk=1then if a=10then a:=00;else a:=a+1;end if;end if;q=a;end process;end a;五、編譯過程（1）輸入完程序之后逐個編譯；（2）逐個編譯無錯之后進行全程編譯；六、實驗小結這次課程設計中，我們主要是運用vhdl語言設計了一個出租車計費器，并且用層次化的設計方法來實現(xiàn)這個電路。在程序編寫結束后，我們還對該程序進行了調(diào)試, 能按預期的效果進行模擬汽車啟動、停止等功能,基本完成課程設計的要求。通過此次課程設計，我們更進一步的深入了解了vhdl設計語言，并通過使用對它有了更深的體會。對于編程過