eda出租車計(jì)價(jià)器設(shè)計(jì)

1、.信息技術(shù)學(xué)院可編程邏輯器件原理及應(yīng)用課程綜合設(shè)計(jì)報(bào)告書姓 名： 王云鵬 班 級(jí)： b1106 學(xué) 號(hào)： 0915110601 時(shí) 間： 2013.12.3 指導(dǎo)教師： 李海成 設(shè)計(jì)題目出租車計(jì)價(jià)器系統(tǒng)設(shè)計(jì)設(shè)計(jì)要求和任務(wù)1. 能實(shí)現(xiàn)計(jì)費(fèi)功能，計(jì)費(fèi)標(biāo)準(zhǔn)為：按行駛里程收費(fèi)，起步為5.00元，并在車行5公里后再按1.2元/公里。2. 傳感器輸出脈沖為0.5m/個(gè)。每0.5km改變一次顯示，且 提前顯示。3.實(shí)現(xiàn)預(yù)置功能：能預(yù)置起步費(fèi)、每公里收費(fèi)、車行加費(fèi)里 程。4. 實(shí)現(xiàn)模擬功能：能模擬汽車啟動(dòng)、停止等狀態(tài)。5. 設(shè)計(jì)動(dòng)態(tài)掃描電路：將車費(fèi)顯示出來，有兩位小數(shù)。6. 用vhdl語(yǔ)言設(shè)計(jì)符合上述功能要求

2、的出租車計(jì)費(fèi)器，并用層次化設(shè)計(jì)方法設(shè)計(jì)該電路。7.各計(jì)數(shù)器的計(jì)數(shù)狀態(tài)用功能仿真的方法驗(yàn)證，并通過有關(guān)波形確認(rèn)電路設(shè)計(jì)是否正確。8.完成電路全部設(shè)計(jì)后，通過系統(tǒng)實(shí)驗(yàn)箱下載驗(yàn)證設(shè)計(jì)的正確性。設(shè)計(jì)過程設(shè)計(jì)過程設(shè)計(jì)過程設(shè)計(jì)過程設(shè)計(jì)過程設(shè)計(jì)過程設(shè)計(jì)過程設(shè)計(jì)過程一、實(shí)驗(yàn)平臺(tái)（1） 硬件：計(jì)算機(jī)、eda實(shí)驗(yàn)箱；（2） 軟件：max+plus ii 10.0 ； （3）編寫程序后，并在max+plus ii 10.0 工具平臺(tái)中進(jìn)行編譯、綜合、適配、仿真下載到eda實(shí)驗(yàn)箱進(jìn)行驗(yàn)證，通過led顯示來觀察結(jié)果。二、實(shí)驗(yàn)原理（1）控制模塊（2）分頻模塊（3）計(jì)費(fèi)動(dòng)態(tài)顯示模塊其初值為5元，當(dāng)里程超過5公里后才接受計(jì)數(shù)

3、控制模塊發(fā)出的脈沖的驅(qū)動(dòng)，并且計(jì)數(shù)顯示動(dòng)態(tài)顯示出來。三、出租車計(jì)費(fèi)系統(tǒng)的實(shí)現(xiàn)3.1系統(tǒng)的總體模塊圖：四、實(shí)驗(yàn)步驟 1、建立工作庫(kù)文件夾和編輯設(shè)計(jì)文件2、程序清單和波形圖：library ieee;use ieee.std_logic_1164.all;entity bcd_decoder is port ( bcd: in std_logic_vector (4 downto 0); ledseg : out std_logic_vector (7 downto 0); end bcd_decoder ;architecture behavior of bcd_decoder isbegin

4、process(bcd)begin case bcd iswhen 00000=ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg ledseg yyyynull;end case;end process;end one;library ieee; -計(jì)程控制use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.

5、all;entity kilo isport(clk:in std_logic; start:in std_logic; stop:in std_logic; k1:out std_logic_vector(3 downto 0); k2:out std_logic_vector(3 downto 0); k3:out std_logic_vector(3 downto 0); cn:out std_logic);end kilo;architecture behav of kilo isbeginprocess(clk,start,stop)variable k_v:std_logic_ve

6、ctor(11 downto 0);beginif stop=1 then k_v:=(others=0);elsif clkevent and clk=1thenif start=1 then if k_v(3 downto 0)=1001 then k_v:=k_v+0111; else k_v(3 downto 0):=k_v(3 downto 0)+1; end if;if k_v(7 downto 4)=1010 thenk_v:=k_v+01100000;end if;end if;end if;if k_v(11 downto 0)=000001010000 then cn=1;

7、else cn=0;end if;k1= k_v(3 downto 0);k2= k_v(7 downto 4);k30);co=1;else q:=q+1;coeee0);cout=0;elsif clkevent and clk=1then if en=1then if cqi9 then cqi:=cqi+6; cout=9 then cout=1;cqi:=cqi-01010; end if;end if;end if;cq0);elsif clkevent and clk=1then if en=1then if cqi0); end if; if cqi=9 then cout=1

8、; else cout=0;end if;end if;end if;cq0);elsif clkevent and clk=1then if cn=0 then cqi:=00101; elsif en=1 then if cqi0); end if; if cqi=10 then cout=1;cqi:=00000; else cout=0;end if;end if;end if;cq=cqi+10000;end process;end behav;library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.a

9、ll;entity cnt4 isport(clk:in std_logic; q:out std_logic_vector(1 downto 0);end cnt4;architecture a of cnt4 isbeginprocess(clk)variable a:std_logic_vector(1 downto 0);begin if clkevent and clk=1then if a=10then a:=00;else a:=a+1;end if;end if;q=a;end process;end a;五、編譯過程（1）輸入完程序之后逐個(gè)編譯；（2）逐個(gè)編譯無錯(cuò)之后進(jìn)行全程編譯；六、實(shí)驗(yàn)小結(jié)這次課程設(shè)計(jì)中，我們主要是運(yùn)用vhdl語(yǔ)言設(shè)計(jì)了一個(gè)出租車計(jì)費(fèi)器，并且用層次化的設(shè)計(jì)方法來實(shí)現(xiàn)這個(gè)電路。在程序編寫結(jié)束后，我們還對(duì)該程序進(jìn)行了調(diào)試, 能按預(yù)期的效果進(jìn)行模擬汽車啟動(dòng)、停止等功能,基本完成課程設(shè)計(jì)的要求。通過此次課程設(shè)計(jì)，我們更進(jìn)一步的深入了解了vhdl設(shè)計(jì)語(yǔ)言，并通過使用對(duì)它有了更深的體會(huì)。對(duì)于編程過