集成電路課程設計模三計數(shù)器設計[教學相關]

1、集成電路課程設計題 目模三計數(shù)器設計姓 名學 號專業(yè)班級試題和教育引言 計數(shù)器在數(shù)字系統(tǒng)中主要是對脈沖的個數(shù)進行計數(shù)，以實現(xiàn)測量、計數(shù)和控制的功能，同時兼有分頻功能，計數(shù)器是由基本的計數(shù)單元和一些控制門所組成，計數(shù)單元則由一系列具有存儲信息功能的各類觸發(fā)器構成，這些觸發(fā)器有RS觸發(fā)器、T觸發(fā)器、D觸發(fā)器及JK觸發(fā)器等。計數(shù)器在數(shù)字系統(tǒng)中應用廣泛，如在電子計算機的控制器中對指令地址進行計數(shù)，以便順序取出下一條指令，在運算器中作乘法、除法運算時記下加法、減法次數(shù)，又如在數(shù)字儀器中對脈沖的計數(shù)等等。計數(shù)器可以用來顯示產(chǎn)品的工作狀態(tài)，一般來說主要是用來表示產(chǎn)品已經(jīng)完成了多少份的折頁配頁工作。以電子計數(shù)

2、器為代表的計數(shù)器于本世紀五十年代初問世,二十多年來發(fā)展十分迅速,目前的面貌已煥然一新,性能不斷完善,功能不斷擴大,自動化程度不斷提高,早已沖破了早期只能用于測量頻率或計數(shù)的概念而滲透到各個測量技術領域中,成為尖端科學研究、通訊、導航以及精密計量不可缺少的設備。在數(shù)字電子技術中應用的最多的時序邏輯電路。計數(shù)器不僅能用于對時鐘脈沖計數(shù)，還可以用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進行數(shù)字運算等。但是并無法顯示計算結果，一般都是要通過外接LCD或LED屏才能顯示。大部分計數(shù)器如電子計數(shù)器等都經(jīng)歷了電子管、晶體管、集成電路三個發(fā)展階段。集成電路的發(fā)展和應用,使計數(shù)器有可能采用最先進的電路元件和技術

3、,因而電子計數(shù)器的性能更臻完美。 隨著計數(shù)器技術的不斷發(fā)展與進步，計數(shù)器的種類越來越多，應用的范圍越來 越廣，隨之而來的競爭也越來越激烈。過硬的技術也成為眾多生產(chǎn)廠商競爭的焦點之一。廠商為了在競爭中處于不敗之地，從而不斷地改進技術，增加產(chǎn)品的種 類。 現(xiàn)計數(shù)器的種類已增加到：電磁計數(shù)器、電子計數(shù)器、機械計數(shù)器（拉動機械 計數(shù)器、轉動機械計數(shù)器、按動機械計數(shù)器、測長機械計數(shù)器） 、液晶計數(shù)器等，計數(shù)器的應用范圍也遍布各個行業(yè)。本次課程設計是在小紅帽系統(tǒng)上，利用cadence軟件設計一個鐘控模三計數(shù)器，實現(xiàn)三個周期的脈沖輸出并且進行驗證。 主體設計一、實驗要求：1、利用cadence軟件制作鐘控模

4、三計數(shù)器，電源電壓, 時鐘周期10ns，輸出延遲不超過1ns；2、自建單元庫，并且每個單元輸出都有仿真波形。二、設計思路分析：模三計數(shù)器為兩位二進制計數(shù)，從00，01，10循環(huán)計數(shù)，在不同的計數(shù)狀態(tài)下分別輸出一個周期的脈沖信號.鐘控模三計數(shù)器有一個用于輸入CP信號的信號輸入端，以及三個信號輸出端口分別為X、Y、Z。由于其三個輸出端的輸出信號是由兩位二進制計數(shù)控制。二進制計數(shù)從00，01，10循環(huán)計數(shù)，三個計數(shù)狀態(tài)分別對應三種周期脈沖信號分別由X、Y、Z輸出，因此需要設計一個鐘控二進制循環(huán)計數(shù)器，CP信號上升沿時狀態(tài)發(fā)生轉換。狀態(tài)轉換真值表如下：000101101000 由、輸出狀態(tài)對應的三種狀

5、態(tài)真值表如下：XYZ001000101010001 由此得邏輯表達式如下：三、電路設計：根據(jù)狀態(tài)分析和邏輯表達式，可采用與門、非門和D觸發(fā)器構成符合要求的計數(shù)器，而與門、非門和D觸發(fā)器都可以在cadence下用CMOS器件構成。1、反相器（非門）設計首先，進入Cadence，建立個人工作目錄。在登陸工作站后，于桌面空白處右鍵，tools-Terminal，打開終端。在終端中輸入 mkdir mydir,然后進入自己的工作目錄cd mydir。啟動Cadence，在終端中輸入命令icfb& 出現(xiàn)Cadence初始界面，打開Cadence的主控窗口CIW(Command Interpreter W

6、indow)，隨后建立個人工作庫。單擊菜單欄Tools-Library Maneger，打開LM(Library Maneger)窗口，點擊File-New-Library，打開New Library窗口，在Name一欄輸入要新建的庫名zhengzhongfeng，然后單擊OK確定。出現(xiàn)Technology File設置窗口，選擇第一項Compile a new techfile，單擊OK確定。出現(xiàn)Load Technology File窗口，建立名為zhengzhongfeng的新庫。通過CIW來新建原理圖，在CIW窗口File-New-CellView，彈出新建對話框，于Library N

7、ame欄選擇自己的工作庫，如mylib，在Cell Name欄輸入原理圖名字，如invert，于Tool欄選擇Composer-Schematic，此時View Name欄自動變?yōu)閟chematic，最后單擊OK。這樣就會彈出Composer主界面，新建原理圖成功。點擊菜單欄-Add-Instance添加器件，先繪制一個CMOS反相器形成非門單元。依次點擊analogLib- Actives -pm-symbol，再單擊close。剛才的添加器件窗口發(fā)生變化?？梢园l(fā)現(xiàn)Library，Cell，View等都自動填上了相應的信息。同時多出了一些參數(shù)列表(拖動滾動條可以看到更多)。點擊Hide隱藏當

8、前窗口，此時鼠標對應有一個PMOS的symbol，移動PMOS到合適的位置點擊鼠標左鍵將其放下。繼續(xù)放置NMOS晶體管、電源與地。對應的器件名稱為nmos4，vdd，gnd。放完所有器件后進行連線，鍵入快捷鍵w，進入連線命令后，于起點單擊左鍵，再于終點單擊左鍵。畫完一段導線后，此時并沒有退出畫線命令，可以繼續(xù)畫連接線，直到畫完所所有的連接線后，按ESC退出畫線命令?，F(xiàn)在設置元件參數(shù)，單擊PMOS選中它，這樣PMOS會被一個白色方框包圍，然后鍵入快捷鍵q，會彈出屬性編輯對話框。這里填上model name，以及PMOS的柵長和柵寬。柵長設為常量550n，而柵寬設為函數(shù)pPar(“wp”)，模型名

9、填p18，這是因為這里采用的Spice模型是由SMIC提供的，對應PMOS的模型有p18和p33兩種，18代表電源電壓為1.8V。同樣的方法繼續(xù)設置NMOS參數(shù)，只是模型名為n18，柵長為固定值550n，柵寬設為pPar(“wn”)。完成以上工作后，還必須放置I/O端口以標明電路的輸入輸出。鍵入快捷鍵p，執(zhí)行放置端口命令后，會彈出對話框。于Pin Names欄輸入端口名Vin，于Direction欄選擇input，點擊Hide，然后將端口放到反相器的左邊輸入線上。同樣的方法再放置輸出端口，端口方向要改為output，名稱為Vout，將其放在反相器右邊的輸入線上。最終的完成圖如圖下圖所示：設計完

10、成的電路圖需要經(jīng)過檢查方能進行仿真，單擊菜單欄-Check and Save或者鍵入快捷鍵大寫的X，對電路進行檢查并存儲。對反相器創(chuàng)建Symbol，CIW窗口菜單欄-Open，彈出打開對話框，選擇自己的庫，然后選擇器件inverter，再于viewname欄選schematic，點擊OK打開畫好的反相器原理圖。Composer窗口菜欄-Design-Create CellView-From Cellview，彈出Cellview from Cellview窗口，點擊OK。顯示出Symbol編輯窗口，選中綠色矩形框，delete之，然后Add-ShapePolygon，在剛才矩形框的位置畫一個三

11、角形。鼠標在三個端點點3次即可。注意在三角形右邊留出畫圓圈的位置。再Add-Shape-Circle，先于圓心位置單擊左鍵，再移動鼠標，得到合適的圓的半徑后左鍵確認。再把圖中的輸入輸出端口以及partname和instanceName移動到合適位置。最后再把紅色框大小修改合適(框住三角形和端口)。畫好的Symbol后點擊Design-check and save保存。最后對反向器創(chuàng)建仿真電路進行仿真測試。畫出測試電路，如下圖所示：得波形圖： 將波形圖放大：從上圖可以看出輸出延遲不超過1ns，符合設計要求。至此，反向器即非門單元設計完成。2、與門設計 與門的邏輯關系表達式為Y=AB，在集成電路中

12、用基本的CMOS 單元構成的與非門和非門組合構成與門。其中，與非門由兩個PMOS 管和兩個NMOS 管組成。 在candence 軟件中的原理圖為 在A、B 兩輸入端施以頻率不同的方波分別作為時鐘脈沖輸入和信號輸入，輸出端接電容作為負載，對與門的仿真電路原理圖如下：對與門仿真測試得仿真波形：將波形放大：可以看出輸出延遲不超過1ns，符合設計要求。3、 D觸發(fā)器電路設計 觸發(fā)器有電平觸發(fā)和邊沿觸發(fā)兩種。低電平觸發(fā)的主從觸發(fā)器工作時，必須在上升沿前加入輸入信號。如果在CP 高電平期間輸入端出現(xiàn)干擾信號，那么就有可能使觸發(fā)器的狀態(tài)出錯。而邊沿觸發(fā)器允許在CP 觸發(fā)沿來到前一瞬間加入輸入信號。這樣，輸

13、入端受干擾的時間大大縮短，受干擾的可能性就降低了。所以邊沿D 觸發(fā)器也稱為維持阻塞邊沿D 觸發(fā)器。對D觸發(fā)器的設計電路圖如下所示： 對D觸發(fā)器的仿真電路如下圖所示： 得仿真波形圖： 將波形圖放大： 從波形放大圖可以看出輸出延遲不超過1ns，符合設計要求。4、 下面用非門、與門和D觸發(fā)器根據(jù)真值表制作鐘控模三計數(shù)器 實現(xiàn)電路如下：對計數(shù)器仿真：得仿真波形： 將波形放大： 從波形放大圖可以看出輸出延遲不超過1ns，符合設計要求。 結論：從非門、與門、D觸發(fā)器及其構成的計數(shù)器的仿真圖和波形圖可以看出，利用cadence制作的鐘控模三計數(shù)器，其各個單元都工作正常，且都有滿足需要的仿真波形輸出，整個模三計數(shù)器達到設計要求。通過這短短的一周課程設計的時間，從打開小紅帽系統(tǒng)，到建立個人工作庫、添加器件輸入電路