第1章 二進(jìn)制加法電路

1、第1章 加法電路 一 邏輯電路 邏輯電路由其3種基本門電路(或稱判定元素)組成。 邏輯門可以用電阻、電容、二極管、三極管等分立原件構(gòu)成，邏輯門可以用電阻、電容、二極管、三極管等分立原件構(gòu)成， 成為分立元件門。也可以邏輯門電路將門電路的所有器件及連成為分立元件門。也可以邏輯門電路將門電路的所有器件及連 接導(dǎo)線制作在同一塊半導(dǎo)體基片上，構(gòu)成集成邏輯門電路。接導(dǎo)線制作在同一塊半導(dǎo)體基片上，構(gòu)成集成邏輯門電路。 簡(jiǎn)單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種簡(jiǎn)單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種 信號(hào)的高低電平在通過它們之后產(chǎn)生高電平或者低電平的信號(hào)。信號(hào)的高低電平在通

2、過它們之后產(chǎn)生高電平或者低電平的信號(hào)。 或門電路圖或門電路圖 基于這3個(gè)基本門電路，可發(fā)展成許多復(fù)雜的邏輯電路。 如：異或門 異或非門 A B Y Y=A B+ =AB+AB & 0 0 0 =1 0 0 0 A B Y = 0 0 0 & 0 0 0 基本門電路可以擴(kuò)展成以下的擴(kuò)展邏輯電路 最后一個(gè)叫作緩沖器(buffer)，為兩個(gè)非門串聯(lián)以達(dá)到改變輸出電阻的目的。 可以提高帶負(fù)載的能力。 例1， 算術(shù)的基本運(yùn)算共有4種：加、減、乘和除。在微型計(jì) 算機(jī)中常常只有加法電路，這是為了使硬件結(jié)構(gòu)簡(jiǎn)單 而成本較低。不過，只要有了加法電路，也能完成算 術(shù)的4種基本運(yùn)算。 現(xiàn)在的嵌入式微處理器中，可以包

3、含十分復(fù)雜的算術(shù) 處理部件。 (1) 兩個(gè)二進(jìn)制數(shù)相加時(shí)，可以逐位相加。如二進(jìn)制數(shù)可以寫兩個(gè)二進(jìn)制數(shù)相加時(shí)，可以逐位相加。如二進(jìn)制數(shù)可以寫 成：成： A=A3A2A1A0 B=B3B2B1B0 則從最右邊第則從最右邊第1位位(即即0權(quán)位權(quán)位)開始，逐位相加，其結(jié)果可以寫成：開始，逐位相加，其結(jié)果可以寫成： 其中各位是分別求出的：其中各位是分別求出的： S0=A0+B0進(jìn)位進(jìn)位C1 S1=A1+B1+C1進(jìn)位進(jìn)位C2 S2=A2+B2+C2進(jìn)位進(jìn)位C3 S3=A3+B3+C3進(jìn)位進(jìn)位C4 最后所得的和是：最后所得的和是： (2) 右邊第1位相加的電路稱為半加器(half adder)。 輸入量為

4、兩個(gè)，即A0及B0； 輸出量為兩個(gè)，即S0及C1。 (3) 從右邊第2位開始，各位可以對(duì)應(yīng)相加， 并有進(jìn)位參與運(yùn)算，稱為全加器(full adder)。 輸入量為3個(gè)，即Ai, Bi, Ci； 輸出量為兩個(gè)，即Si, Ci+1。 其中i=1,2,3，n。 1.5.2 半加器電路 具有兩個(gè)輸入端，兩個(gè)電位輸入（A0B0），有兩個(gè)輸出 端，用以輸出總和S0和進(jìn)位C1，也就是前面所寫的： S0=A0+B0 C1 即：A0+B0=C1S0 1.5.3 1.5.3 全加器電路全加器電路 全加器電路的要求是：有全加器電路的要求是：有3個(gè)輸入端，以輸入個(gè)輸入端，以輸入Ai，Bi和和 Ci，有兩個(gè)輸出端，即，

5、有兩個(gè)輸出端，即Si及及Ci+1。 其真值表如下圖所示：其真值表如下圖所示： C: 三個(gè)與門和一個(gè)或門三個(gè)與門和一個(gè)或門 S: 異或門異或門 1.5.4 半加器與全加器的符號(hào) 注意兩者的區(qū)別注意兩者的區(qū)別 1.5.5 二進(jìn)制數(shù)的加法電路 學(xué)到這里就可以利用學(xué)過的半加器和全加器電路來實(shí) 現(xiàn)加法電路了 例：設(shè)A=1010=10(10) B=1011=11(10) ，求加法電路 A與與B相加，寫成豎式算法如下：相加，寫成豎式算法如下： A：1 0 1 0 B：1 0 1 1 + S：10 1 0 1 即其相加結(jié)果為即其相加結(jié)果為S=10101。 從加法電路，可看到同樣的結(jié)果：從加法電路，可看到同樣的

6、結(jié)果： S=C4S3S2S1S0 =10101 微型計(jì)算機(jī)中，沒有專用的減法器，而是將減微型計(jì)算機(jī)中，沒有專用的減法器，而是將減 法運(yùn)算轉(zhuǎn)換為加法運(yùn)算，其原理為：將減數(shù)法運(yùn)算轉(zhuǎn)換為加法運(yùn)算，其原理為：將減數(shù)B變變 成補(bǔ)碼后，再與被減數(shù)相加，其和（如有進(jìn)位成補(bǔ)碼后，再與被減數(shù)相加，其和（如有進(jìn)位 舍棄）就是兩數(shù)之差舍棄）就是兩數(shù)之差 正數(shù)的補(bǔ)碼就等于它的原碼；正數(shù)的補(bǔ)碼就等于它的原碼； 負(fù)數(shù)的補(bǔ)碼就是它的反碼加負(fù)數(shù)的補(bǔ)碼就是它的反碼加1。 X Y補(bǔ) =X補(bǔ)Y補(bǔ) 利用補(bǔ)碼可將減法變?yōu)榧臃▉磉\(yùn)算，因此需要有這么一利用補(bǔ)碼可將減法變?yōu)榧臃▉磉\(yùn)算，因此需要有這么一 個(gè)電路，它能將原碼變成反碼，個(gè)電路，它

7、能將原碼變成反碼，并使其最小位加并使其最小位加1。 下圖的可控反相器就是為了使原碼變?yōu)榉创a而設(shè)計(jì)的。下圖的可控反相器就是為了使原碼變?yōu)榉创a而設(shè)計(jì)的。 這實(shí)際上是一個(gè)異或門這實(shí)際上是一個(gè)異或門(異門異門)，兩輸入端的異或門的特，兩輸入端的異或門的特 點(diǎn)是：兩者相同則輸出為點(diǎn)是：兩者相同則輸出為0，兩者不同則輸出為，兩者不同則輸出為1。 SUB B0 YY與B0 的關(guān)系 00 1 0 1 Y與B0相同 Y與B0相同 同 相 10 1 1 0 Y與B0相反 Y與B0相反 反 相 反相器與可控反相器反相器與可控反相器 利用這個(gè)特點(diǎn)，在前面講的利用這個(gè)特點(diǎn)，在前面講的4位二進(jìn)制數(shù)加法電位二進(jìn)制數(shù)加法電

8、路上增加路上增加4個(gè)可控反相器，并將最低位的半加器個(gè)可控反相器，并將最低位的半加器 也改用也改用全加器全加器，就可以得到，就可以得到4位二進(jìn)制數(shù)加法器位二進(jìn)制數(shù)加法器 減法器電路。減法器電路。 Subtraction 如果有下面兩個(gè)二進(jìn)制數(shù)：如果有下面兩個(gè)二進(jìn)制數(shù)： A=A3A2A1A0 B=B3B2B1B0 則可將這兩個(gè)數(shù)的各位分別送入該電路的對(duì)應(yīng)端，則可將這兩個(gè)數(shù)的各位分別送入該電路的對(duì)應(yīng)端， 于是：于是： 當(dāng)當(dāng)SUB=0時(shí)，電路作加法運(yùn)算：時(shí)，電路作加法運(yùn)算：A + B。 當(dāng)當(dāng)SUB=1時(shí)，電路作減法運(yùn)算：時(shí)，電路作減法運(yùn)算：A - B。 當(dāng)當(dāng)SUB=0時(shí)，各位的可控反相器的輸出與時(shí)，各位的可控反相器的輸出與B的各的各 位同相，各位均按位相加。結(jié)果位同相，各位均按位相加。結(jié)果S=S3S2S1S0，而，而 其和為：其和為：C3S=C4S3S2S1S0。 當(dāng)當(dāng)SUB=1時(shí)，各位的反相器的輸出與時(shí)，各位的反相器的輸出與B的各位反相。注的各位反相。注 意，最右邊第一位意，最右邊第一位(即即S0位位)也是用全加器，其進(jìn)位輸入也是用全加器，其進(jìn)位輸入 端與端與SUB端相連，因此其端相連，因此其C0=SUB=1。所以此位相加即。所以此位相加即 為：為： A0+B0+1 其他各位為：其