利用撥碼開關(guān)控制點(diǎn)陣進(jìn)行十六進(jìn)制數(shù)字顯示

1、中北大學(xué)中北大學(xué)課課 程程 設(shè)設(shè) 計(jì)計(jì) 說說 明明 書書 學(xué)生姓名學(xué)生姓名:楊述坤學(xué)學(xué) 號：號：0706024104 學(xué)學(xué) 院院:電子與計(jì)算機(jī)科學(xué)技術(shù)學(xué)院 專專 業(yè)業(yè):微電子學(xué) 題題 目目:利用撥碼開關(guān)控制點(diǎn)陣進(jìn)行十六進(jìn)制數(shù)字顯示 指導(dǎo)教師：指導(dǎo)教師： 王紅亮王紅亮 職稱職稱: : 講師講師 2010 年 6 月 25 日- 1 -目 錄1、課程設(shè)計(jì)目的22、課程設(shè)計(jì)內(nèi)容和要求22.1、設(shè)計(jì)思路22.2、設(shè)計(jì)要求23、設(shè)計(jì)方案及實(shí)現(xiàn)情況23.1、設(shè)計(jì)思路23.2、工作原理及框圖33.3、各模塊功能描述43.4、仿真結(jié)果53.5、試驗(yàn)箱驗(yàn)證情況 194、課程設(shè)計(jì)總結(jié) 215、參考文獻(xiàn) 23 -

2、2 -1 1、課程設(shè)計(jì)目的、課程設(shè)計(jì)目的1.學(xué)習(xí)操作數(shù)字電路設(shè)計(jì)實(shí)驗(yàn)開發(fā)系統(tǒng)，掌握點(diǎn)陣顯示模塊的工作原理及應(yīng)用。2.掌握組合邏輯電路、時(shí)序邏輯電路的設(shè)計(jì)方法。3.學(xué)習(xí)掌握可編程器件設(shè)計(jì)的全過程2 2、課程設(shè)計(jì)內(nèi)容和要求、課程設(shè)計(jì)內(nèi)容和要求2.1、設(shè)計(jì)內(nèi)容利用撥碼開關(guān)控制點(diǎn)陣進(jìn)行十六進(jìn)制數(shù)字顯示，主要包括撥碼開關(guān)譯碼電路，行選控制模塊和列字符掃描信號。2.2、設(shè)計(jì)要求1學(xué)習(xí)掌握撥碼開關(guān)控制模塊、點(diǎn)陣顯示模塊的工作原理及應(yīng)用；2. 熟練掌握 vhdl 編程語言，編寫撥碼開關(guān)控制模塊的控制邏輯；3. 仿真所編寫的程序，模擬驗(yàn)證所編寫的模塊功能；4. 下載程序到芯片中，硬件驗(yàn)證所設(shè)置的功能，能夠?qū)崿F(xiàn)十

3、六進(jìn)制數(shù)字的顯示；5. 整理設(shè)計(jì)內(nèi)容，編寫設(shè)計(jì)說明書。 3 3、設(shè)計(jì)方案及實(shí)現(xiàn)情況、設(shè)計(jì)方案及實(shí)現(xiàn)情況3.1、設(shè)計(jì)思路圖 1 設(shè)計(jì)思路根據(jù)題目設(shè)計(jì)要求，將撥碼開關(guān)的狀態(tài)通過 fpga 的控制在 led 點(diǎn)陣上顯示出來，系統(tǒng)框圖如圖 1 所示。本題目采用自頂向下的設(shè)計(jì)方法，將系統(tǒng)分為兩個(gè)模塊，先分別用max+plus ii 文本設(shè)計(jì)輸入編寫列選通模塊和列字符掃描模塊，然后用圖形設(shè)計(jì)輸入將兩個(gè)模塊和相應(yīng)的輸入輸出進(jìn)行總的電路設(shè)計(jì)，通過編譯、仿真、時(shí)序分析、器件編程、在線驗(yàn)證等一系列操作，最后完成整個(gè)設(shè)計(jì)過程。- 3 -3.2、工作原理及框圖圖 2 總體電路原理圖led 點(diǎn)陣簡介點(diǎn)陣簡介led 點(diǎn)陣

4、式顯示器不僅可以顯示數(shù)字，也可顯示所有西文字母和符號，與由單個(gè)發(fā)光二極管連成的顯示器相比，具有焊點(diǎn)少、連線少，所有點(diǎn)在同平面、亮度均勻、外形美觀等優(yōu)點(diǎn)，可以代替數(shù)碼管、符號管和米字管。如果將多塊組合可以構(gòu)成大屏幕顯示屏用于漢字、圖形、圖表等等的顯示，因此被泛用于機(jī)場、車站、碼頭、銀行及許多公共場所的指示、說明、廣告等場合。內(nèi)部結(jié)構(gòu)如圖 3。圖 3 1616 的 led 點(diǎn)陣顯示內(nèi)部電路圖- 4 -共陽極的 16 16 的 led 點(diǎn)陣顯示器的典型連接方式是： 每一行的 16 個(gè)陽極連在一起，由行掃描碼鎖存器和驅(qū)動器的一位控制，總共 16 行陽極連線由 16 位分別控制；每一列的 16 個(gè)陰極連

5、在一起，由列掃描碼鎖存器和驅(qū)動器的一位控制，總共 16 列陰極連線由 16 位分別控制。 點(diǎn)陣式 led 顯示器采用逐行掃描式工作。要使點(diǎn)陣顯示出一個(gè)字符的編程方法是：首先選通第一行；接著，向行碼鎖存器寫入該行的字型碼。然后，按相同的方式選通第二行，寫第二行的字型碼由此類推，直到寫完所有行的字型碼，完成一個(gè)字符的顯示。3.3、各模塊簡介功能描述：（1）列選控制模塊在實(shí)驗(yàn)儀器中，1616 點(diǎn)陣顯示的驅(qū)動電路已經(jīng)做好，并且其列選通信號為一 4-16 譯碼器的輸出，所以我們在設(shè)計(jì)點(diǎn)陣控制接口時(shí)，其列選通信號輸出必須經(jīng) 4-16 編碼。 通過循環(huán)進(jìn)行 4 位二進(jìn)制數(shù)計(jì)數(shù)，從而給點(diǎn)陣提供列選通信號，列選

6、通引腳功能如圖 4：圖 4 列選通引腳功能圖（2）列字符掃描模塊由點(diǎn)陣的顯示原理及編程方法知：根據(jù)要顯示的數(shù)字寫出相應(yīng)的字型碼，然后根據(jù)逐行掃描的原理，首先選通第一行，接著，向行碼鎖存器寫入該行的字型碼。然后，按相同的方式選通第二行，寫第二行的字型碼由此類推，直到寫完所有行的字型碼，列字符掃描引腳功能如圖 5：圖 5 列字符掃描模塊引腳功能圖說明：當(dāng)列選通接口 sel0-sel3 為“0000”時(shí)，選中第 16 列，為“0001”時(shí)，選中 15 列，以此類推。列選通按照 00000001001011101111 依次循環(huán)，在選中某列時(shí)，對列進(jìn)行掃描，當(dāng)某點(diǎn)列和行都為“1”時(shí)，該點(diǎn)被點(diǎn)亮。- 5

7、 -硬件連接：將列選通模塊的四位輸出接到 fpga 試驗(yàn)箱上點(diǎn)陣顯示器的 sel0-sel3 四個(gè)列選信號輸入引腳，將列字符掃描模塊的十六位輸出接到 fpga 試驗(yàn)箱上點(diǎn)陣顯示器的 q0-q15 共十六個(gè)列掃描信號輸入引腳，根據(jù)對 fpga 進(jìn)行的管腳分布連接十六個(gè)撥碼開關(guān)和時(shí)鐘信號（給一個(gè)頻率為 hz 的時(shí)鐘信號） ，完成硬件連線，下載程序到 fpga，觀察結(jié)果。 補(bǔ)充：以上程序是使用 4 個(gè)撥碼開關(guān)對 led 點(diǎn)陣進(jìn)行控制，若要用十六個(gè)撥碼開關(guān)，則只需加一個(gè)撥碼開關(guān)譯碼電路，其功能引腳如圖 6：圖 6 撥碼開關(guān)譯碼模塊引腳功能圖3.4、仿真結(jié)果1、vhdl 語言源程序-列字符掃描信號產(chǎn)生源

8、程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cora isport(ch:in std_logic_vector(3 downto 0); sel: in std_logic_vector(3 downto 0); q: out std_logic_vector(15 downto 0);end cora;architecture corn_arc of cora isbeginprocess(ch,sel)begin case ch is when 0000= case s

9、el is- 6 - when 0000=qqqqqqqqqqqqqqqqnull; -顯示 0 end case; when 0001= case sel is when 0000=qqqqqqqqqqqqqqqqnull; -顯示 1 end case;when 0010= case sel is when 0000=qqqqqqqqqqqqqqqqnull; -顯示 2 end case;when 0011= case sel is- 8 - when 0000=qqqqqqqqqqqqqqqqnull; -顯示 3 end case;when 0100= case sel is whe

10、n 0000=qqqqqqqqqqqqqqqqnull; -顯示 4 end case;when 0101= case sel is when 0000=qqqqqqqqqqqqqqqqnull; -顯示 5 end case;when 0110= case sel is- 10 - when 0000=qqqqqqqqqqqqqqqqnull; -顯示 6 end case;when 0111= case sel is when 0000=qqqqqqqqqqqqqqqqnull; -顯示 7 end case;when 1000= case sel is when 0000=qqqqqqq

11、qqqqqqqqqnull; -顯示 8 end case;when 1001= case sel is- 12 - when 0000=qqqqqqqqqqqqqqqqnull; -顯示 9 end case;when 1010= case sel is when 0000=qqqqqqqqqqqqqqqqnull; -顯示 a end case;when 1011= case sel is when 0000=qqqqqqqqqqqqqqqqnull; -顯示 b end case;when 1100= case sel is- 14 - when 0000=qqqqqqqqqqqqqqq

12、qnull; -顯示 c when others=null; end case;when 1101= case sel is when 0000=qqqqqqqqqqqqqqqqnull; -顯示 d end case;when 1110= case sel is when 0000=qqqqqqqqqqqqqqqqnull; -顯示 e end case;when 1111=- 16 - case sel is when 0000=qqqqqqqqqqqqqqqqnull; -顯示 f end case; when others=null;end case;end process;end c

13、orn_arc;-列選控制模塊源程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cnta isport(clk:in std_logic; q:out std_logic_vector (3 downto 0);- 17 -end cnta;architecture cnt_arc of cnta isbeginprocess(clk)variable tmp:std_logic_vector(3 downto 0);beginif clkevent and clk=1 then

14、 if tmp=1111 then tmp:=0000; else tmp:=tmp+1; end if;end if;qqqqqqqqqqqqqqqqqnull; end case;end process;end cw_arc;2、仿真波形列選通模塊：列掃描模塊：- 19 -撥碼開關(guān)譯碼：總仿真波形圖：3.5、試驗(yàn)箱驗(yàn)證情況- 20 - 21 -4 4、課程設(shè)計(jì)總結(jié)、課程設(shè)計(jì)總結(jié)本次課程設(shè)計(jì)的內(nèi)容是用 led 點(diǎn)陣顯示十六進(jìn)制數(shù)字，因此我對 led 點(diǎn)陣的內(nèi)部結(jié)構(gòu)以及工作原理有了比較深入的理解，并能夠按要求進(jìn)行相應(yīng)數(shù)字等內(nèi)容的顯示，在設(shè)計(jì)過程中應(yīng)用到 vhdl 語言，使得我對 vhdl 語言

15、的理解更加深入，vhdl 是超高速集成電路的硬件描述語言，它能夠描述硬件的結(jié)構(gòu)、行為與功能。另外，vhdl 具有并發(fā)性，采用自上而下的結(jié)構(gòu)式設(shè)計(jì)方法，適合大型設(shè)計(jì)工程的分工合作。本次設(shè)計(jì)所用軟件為 max+plus ii，這使得我對其各項(xiàng)功能的應(yīng)更加熟悉，并對其有了更加細(xì)致的掌握。本次課程設(shè)計(jì)已經(jīng)是我大學(xué)以后第二次課程設(shè)計(jì)了，我對整個(gè)過程都比較了解，不再像第一次那樣茫然，不知所措。再加上本次實(shí)驗(yàn)所涉及的內(nèi)容以及相關(guān)軟硬件均在本學(xué)期可編程這門課的學(xué)習(xí)中有所學(xué)習(xí)，這減輕了本次課程設(shè)計(jì)難度，但卻讓我發(fā)現(xiàn)了自己在學(xué)習(xí)中的一些缺點(diǎn)，即使課上已經(jīng)對老師所講授內(nèi)容充分掌握，但在實(shí)踐過程中仍會遇到許多意想不到的問題。理論與實(shí)踐是截然不同的兩門學(xué)問，均需要認(rèn)真學(xué)習(xí)。在以后的學(xué)習(xí)生活中，我會揚(yáng)長避短，改正自己在學(xué)習(xí)過程中的各種缺點(diǎn)，努力學(xué)習(xí)專業(yè)知識，爭取在微電子學(xué)方面越走越遠(yuǎn)！- 22 -5 5、參考文獻(xiàn)、參考文獻(xiàn)（1） 、侯伯亨,顧新.vhdl