2半導(dǎo)體制造工藝概況

1、半導(dǎo)體制造工藝概況教學(xué)目的1 掌握常見器件的隔離工藝 2 了解典型雙極型集成電路制造工藝 3 了解典型CMOS器件制造工藝教學(xué)重點(diǎn)：器件的隔離工藝教學(xué)難點(diǎn)：器件的隔離工藝教學(xué)過程：2.1引言 集成電路的制造要經(jīng)過大約450道工序，消耗68周的時(shí)間，看似復(fù)雜，而實(shí)際上是將幾大工藝技術(shù)順序、重復(fù)運(yùn)用的過程，最終在硅片上實(shí)現(xiàn)所設(shè)計(jì)的圖形和電學(xué)結(jié)構(gòu)。在講述各個(gè)工藝之前，介紹一下集成電路芯片的加工工藝過程，使學(xué)生對半導(dǎo)體制造的全局有一個(gè)認(rèn)識，并對各個(gè)工藝在整個(gè)工藝流程中的作用和意義有所了解。集成電路種類很多，以構(gòu)成電路的晶體管來區(qū)分有雙極型集成電路和MOS集成電路兩類，前者以雙極型平面晶體管為主要器件，

2、有晶體管晶體管邏輯（TTL）電路、高速發(fā)射極耦合邏輯（ECL）電路、高速低功耗肖特基晶體管晶體管邏輯（SLTTL）電路和集成注入邏輯電路（I2L）幾種，后者以MOS管為基礎(chǔ)，有N溝道MOS電路（NMOS）、P溝道MOS電路（PMOS）、互補(bǔ)MOS電路（CMOS）等電路結(jié)構(gòu)。由于CMOS技術(shù)在MOS器件工藝中最有代表性，在綜合尺寸縮小和工作電壓降低的同時(shí)獲得了工作性能以及集成度的提高，是亞微米集成電路廣泛采用的一種器件結(jié)構(gòu)，因此本章將主要介紹雙極型集成電路、CMOS集成電路的制造過程，在同學(xué)們在學(xué)習(xí)各個(gè)主要工藝之前對各工藝在集成電路制造中的作用有一個(gè)大致的了解，在今后章節(jié)的學(xué)習(xí)中目的性更強(qiáng)。由于

3、每個(gè)器件彼此之間需要相互絕緣，即需要隔離，因此在介紹這兩種工藝之前先對器件隔離技術(shù)做簡單介紹。 2.2 器件的隔離 2.2.1 PN結(jié)隔離 未加正向偏壓的PN結(jié)幾乎無電流流動(dòng)，因而PN結(jié)可作器件隔離用，雙極型集成電路中的隔離主要采用PN結(jié)隔離。圖21所示為利用PN結(jié)隔離形成器件區(qū)域的工藝，其工藝過程如下。 1)首先在P型襯底上采用外延淀積工藝形成N型外延層。PN結(jié)隔離2)在外延層上淀積二氧化硅(SiO2)，并進(jìn)行光刻和刻蝕。 3)去除光刻膠，露出隔離區(qū)上的N型外延層硅，然后在N型外延層上進(jìn)行P型雜質(zhì)擴(kuò)散，擴(kuò)散深度達(dá)到襯底，這是雙極型集成電路制造工藝中最費(fèi)時(shí)的一步，使N型的器件區(qū)域的底部和側(cè)面均

4、被PN結(jié)所包圍，器件就制作在被包圍的器件區(qū)里。 2.2.2 絕緣體隔離 絕緣體隔離法通常用于MOS集成電路的隔離，用二氧化硅作為絕緣體，該二氧化硅作為隔離墻，一般來說，二氧化硅隔離用于器件區(qū)域的側(cè)面，器件區(qū)域底部的隔離則用PN結(jié)來實(shí)現(xiàn)。圖22所示為集成電路中采用絕緣體隔離的例子。深度達(dá)到襯底的V型溝槽內(nèi)側(cè)形成二氧化硅，再用多晶硅填滿，達(dá)到絕緣隔離的目的。絕緣體隔離1.局部氧化隔離(LOCOS)工藝 1)熱生長一層薄的墊氧層，用來降低氮化物與硅之間的應(yīng)力。 2)淀積氮化物膜(Si3N4)，作為氧化阻擋層。 3)刻蝕氮化硅，露出隔離區(qū)的硅。 4)熱氧化，氮化硅作為氧化阻擋層保護(hù)下面的硅不被氧化，隔

5、離區(qū)的硅被氧化。 5)去除氮化硅，露出器件區(qū)的硅表面，為制作器件做準(zhǔn)備。LOCOS工藝的示意圖局部氧化產(chǎn)生的鳥嘴效應(yīng)2.淺槽隔離工藝 1)熱生長一層薄的墊氧層，用來降低氮化物與硅之間的應(yīng)力。 2)淀積氮化物膜(Si3N4)，作為氧化阻擋層。 3)刻蝕氮化硅，露出隔離區(qū)的硅。 4)在掩膜圖形暴露區(qū)域，熱氧化1520nm的氧化層，使硅表面鈍化，并可以使淺槽填充的淀積氧化物與硅相互隔離，作為有效的阻擋層可以避免器件中的側(cè)墻漏電流產(chǎn)生。 5)刻蝕露出隔離區(qū)的硅，形成硅槽。 6)淀積二氧化硅進(jìn)行硅槽的填充。 7)二氧化硅表面平坦化(CMP)。 8)去除氮化硅，露出器件區(qū)的硅表面，為制作器件做準(zhǔn)備淺槽隔離

6、工藝示意圖寄生場氧化MOSFET的示意圖3.CMOS集成電路中的隔離CMOS工藝中的隔離技術(shù)2.3 雙極型集成電路制造工藝典型的雙極型晶體管基極和電阻相連的結(jié)構(gòu)示意圖2.2 雙極型集成電路制造工藝2.4 CMOS器件制造工藝 2.4.1 20世紀(jì)80年代的CMOS工藝技術(shù) 20世紀(jì)80年代的CMOS工藝技術(shù)具有以下特點(diǎn): 1)采用場氧化(LOCOS)工藝進(jìn)行器件間的隔離。 2)采用磷硅玻璃和回流進(jìn)行平坦化。 3)采用蒸發(fā)的方法進(jìn)行金屬層的淀積。 4)使用正性光刻膠進(jìn)行光刻。 5)使用放大的掩膜版進(jìn)行成像。 6)用等離子體刻蝕和濕法刻蝕工藝進(jìn)行圖形刻蝕。 20世紀(jì)80年代的CMOS工藝流程2.4

7、.2 20世紀(jì)90年代的CMOS工藝技術(shù) 數(shù)字通信設(shè)備、個(gè)人計(jì)算機(jī)和互聯(lián)網(wǎng)有關(guān)的應(yīng)用推進(jìn)了CMOS工藝技術(shù)的發(fā)展。特征尺寸從08m到018m，晶圓直徑從150mm到300mm ，原有的制造工藝已無法實(shí)現(xiàn)如此小的特征尺寸圖形的制作。許多因素都會(huì)影響器件的制作，包括襯底中的雜質(zhì)含量及缺陷密度、多層金屬化之后造成的表面起伏、光刻技術(shù)等。20世紀(jì)90年代CMOS工藝技術(shù)具有以下特點(diǎn)： 1)器件制作在外延硅上(這樣可以消除在CZ法拉單晶過程中的C、O)。 2)采用淺槽隔離技術(shù)(取代了局部氧化隔離技術(shù))。 3)使用側(cè)墻隔離(防止對源漏區(qū)進(jìn)行更大劑量注入時(shí)，源漏區(qū)的雜質(zhì)過于接近溝道以致可能發(fā)生源漏穿透)，鈦

8、硅化合物和側(cè)墻隔離解決了硅鋁氧化問題。 4)多晶硅柵和采用鎢硅化合物和鈦硅化合物實(shí)現(xiàn)局部互連，減小了電阻并提高了器件速度。 5)光刻技術(shù)方面使用G-line(436nm)、I-line(365nm)、深紫外線DUV(248nm)光源曝光，并使用分辨率高的正性光刻膠，用步進(jìn)曝光取代整體曝光。 6)用等離子體刻蝕形成刻蝕圖形。7)濕法刻蝕用于覆蓋薄膜的去除。 8)采用立式氧化爐，能使硅片間距更小，更好地控制沾污。 9)采用快速熱處理系統(tǒng)對離子注入之后的硅片進(jìn)行退火處理及形成硅化物，能更快、更好地控制制造過程中的熱預(yù)算。 0)用直流磁控濺射取代蒸發(fā)淀積金屬膜。 11)采用多層金屬互連技術(shù)。 12)鎢

9、CVD和CMP(或反刻)形成鎢塞，實(shí)現(xiàn)層和層之間的互連。 13)Ti和TiN成為鎢的阻擋層。 14)Ti作為Al-Cu粘附層，能減小接觸電阻。15)TiN抗反射涂層的應(yīng)用，可以減小光刻曝光時(shí)駐波和反射切口。 16)BPSG通常被用作PMD(金屬前絕緣層)。 17)DCVD：PE-TEOS(采用等離子體增強(qiáng)正硅酸乙酯淀積二氧化硅)和O3-TEOS(采用臭氧和正硅酸乙酯反應(yīng)淀積二氧化硅)來實(shí)現(xiàn)淺槽隔離、側(cè)墻、PMD和IMD(金屬層間絕緣層)的淀積。 18)DCVD:PE-硅烷來實(shí)現(xiàn)PMD屏蔽氮化物、絕緣介質(zhì)的抗反射涂層和PD氮化物的淀積。 19)介質(zhì)采用CMP使表面平坦化。 20)Cluster(計(jì)算機(jī)集群)工具變得非常普遍。 21)單個(gè)硅片加工系統(tǒng)提高了可控硅片和硅片之間的一致性。 22)批處理系統(tǒng)仍然使用，可以使普通工人的生產(chǎn)量也很高。20世紀(jì)90年代的CMOS工藝技術(shù)制作的CMOS器件結(jié)構(gòu)圖21世紀(jì)初的CMOS工藝技術(shù)制作的CMOS器件結(jié)構(gòu)圖2.4.3 21世紀(jì)初的CMOS工藝技術(shù) 1)特征尺寸0.13m或更小。2)硅片直徑200mm或300m