第二章 STM32微處理器概述

1、u Cortex-M3 Cortex-M3的體系結(jié)構(gòu)的體系結(jié)構(gòu)u 處理器的特點(diǎn)處理器的特點(diǎn)第二章第二章 STM32STM32微處理器概述微處理器概述2.12.1 Cortex-M3Cortex-M3的體系結(jié)構(gòu)的體系結(jié)構(gòu)1. Cortex-M31. Cortex-M3系列微處理器的主要特點(diǎn)系列微處理器的主要特點(diǎn) Thumb-2 Thumb-2 指令集架構(gòu)（指令集架構(gòu)（ISAISA）的子集。）的子集。 哈佛處理器架構(gòu)，在加載哈佛處理器架構(gòu)，在加載/ /存儲數(shù)據(jù)的存儲數(shù)據(jù)的同時(shí)能夠執(zhí)行指令取指。同時(shí)能夠執(zhí)行指令取指。 三級流水線。三級流水線。 32 32 位單周期乘法。位單周期乘法。 具備硬件除法。

2、具備硬件除法。 Thumb Thumb 狀態(tài)和調(diào)試狀態(tài)。狀態(tài)和調(diào)試狀態(tài)。 處理模式和線程模式。處理模式和線程模式。2.12.1 Cortex-M3Cortex-M3的體系結(jié)構(gòu)的體系結(jié)構(gòu) ISR ISR 的低延遲進(jìn)入和退出。的低延遲進(jìn)入和退出。 可中斷可中斷- -可繼續(xù)的可繼續(xù)的LDM/STMLDM/STM，PUSH/POPPUSH/POP ARMv6 ARMv6類型類型BE8/LEBE8/LE支持。支持。 ARMv6 ARMv6 非對齊訪問。非對齊訪問。 分支預(yù)測功能分支預(yù)測功能2.12.1 Cortex-M3Cortex-M3的體系結(jié)構(gòu)的體系結(jié)構(gòu)三級流水線及執(zhí)行過程三級流水線及執(zhí)行過程2.1

3、2.1 Cortex-M3Cortex-M3的體系結(jié)構(gòu)的體系結(jié)構(gòu)2.2.基于基于 Cortex-M3Cortex-M3微處理器的結(jié)構(gòu)微處理器的結(jié)構(gòu)ARM Cortex-M3ARM Cortex-M3模塊結(jié)構(gòu)模塊結(jié)構(gòu)ARM Cortex-M3ARM Cortex-M3模塊結(jié)構(gòu)模塊結(jié)構(gòu)2.12.1 Cortex-M3Cortex-M3的體系結(jié)構(gòu)的體系結(jié)構(gòu)3.3.基于基于 Cortex-M3Cortex-M3微處理器的寄存器組微處理器的寄存器組ARM Cortex-M3ARM Cortex-M3處理器內(nèi)存映射處理器內(nèi)存映射2.12.1 Cortex-M3Cortex-M3的體系結(jié)構(gòu)的體系結(jié)構(gòu)4.Co

4、rtex-M34.Cortex-M3的工作模式與狀態(tài)的工作模式與狀態(tài) Cortex-M3Cortex-M3處理器代碼可以是特權(quán)執(zhí)行或非特權(quán)執(zhí)行。處理器代碼可以是特權(quán)執(zhí)行或非特權(quán)執(zhí)行。 線程模式在復(fù)位之后為特權(quán)訪問線程模式在復(fù)位之后為特權(quán)訪問 。 這里需要注意的是，處理模式始終是特權(quán)訪問的。這里需要注意的是，處理模式始終是特權(quán)訪問的。2.12.1 Cortex-M3Cortex-M3的體系結(jié)構(gòu)的體系結(jié)構(gòu)4.Cortex-M34.Cortex-M3的存儲器系統(tǒng)的存儲器系統(tǒng) CM3 CM3的存儲器系統(tǒng)與從傳統(tǒng)的存儲器系統(tǒng)與從傳統(tǒng) ARMARM架構(gòu)的相比，已架構(gòu)的相比，已經(jīng)有過脫胎換骨般的改革了：經(jīng)有

5、過脫胎換骨般的改革了：v CM3CM3的存儲器映射是預(yù)定義的，且規(guī)定好哪個(gè)位置的存儲器映射是預(yù)定義的，且規(guī)定好哪個(gè)位置使用哪條總線。使用哪條總線。v CM3 CM3存儲器系統(tǒng)支持存儲器系統(tǒng)支持“位綁定位綁定”(bit-band)(bit-band)操作。操作。v CM3 CM3的存儲器系統(tǒng)支持非對齊訪問和互斥訪問。這的存儲器系統(tǒng)支持非對齊訪問和互斥訪問。這兩個(gè)特性是直到兩個(gè)特性是直到v7Mv7M時(shí)才出來的。時(shí)才出來的。 v CM3 CM3的存儲器系統(tǒng)支持的存儲器系統(tǒng)支持bothboth小端配置和大端配置。小端配置和大端配置。2.12.1 Cortex-M3Cortex-M3的體系結(jié)構(gòu)的體系結(jié)構(gòu)

6、5.Cortex-M35.Cortex-M3的的NVICNVIC嵌入式中斷控制器嵌入式中斷控制器v 進(jìn)入中斷方式進(jìn)入中斷方式 入棧：入棧： 把把8 8個(gè)寄存器的值壓入棧。個(gè)寄存器的值壓入棧。 取向量：從向量表中找出對應(yīng)的中斷服務(wù)程序入取向量：從向量表中找出對應(yīng)的中斷服務(wù)程序入口地址。口地址。 選擇堆棧指針選擇堆棧指針MSP/PSPMSP/PSP，更新堆棧指針，更新堆棧指針SPSP，更新，更新連接寄存器連接寄存器LRLR，更新程序計(jì)數(shù)器，更新程序計(jì)數(shù)器PCPC。v 高效的低延遲異常處理高效的低延遲異常處理v NVIC NVIC 的寄存器以存儲器映射的方式來訪問的寄存器以存儲器映射的方式來訪問 使

7、能與除能寄存器使能與除能寄存器 懸起與懸起與“解懸解懸”寄存器寄存器 優(yōu)先級寄存器優(yōu)先級寄存器 活動(dòng)狀態(tài)寄存器活動(dòng)狀態(tài)寄存器2.12.1 Cortex-M3Cortex-M3的體系結(jié)構(gòu)的體系結(jié)構(gòu)v 標(biāo)準(zhǔn)標(biāo)準(zhǔn)NVICNVIC包括一個(gè)包括一個(gè)NMINMI和和3232個(gè)通用物理中個(gè)通用物理中斷，可配置中斷斷，可配置中斷240240個(gè)，優(yōu)先級位個(gè)，優(yōu)先級位3 38 8位。位。v 通過與處理器的緊密結(jié)合，加快中斷服務(wù)通過與處理器的緊密結(jié)合，加快中斷服務(wù)程序（程序（ISRISR）的執(zhí)行。）的執(zhí)行。v 通過寄存器硬件堆棧，加上退出和重啟多通過寄存器硬件堆棧，加上退出和重啟多寄存器寄存器Load-StoreL

8、oad-Store操作，可以不用任何匯編操作，可以不用任何匯編代碼完成寄存器數(shù)據(jù)傳送。代碼完成寄存器數(shù)據(jù)傳送。v 采用尾鏈（采用尾鏈（Tail-ChainingTail-Chaining）技術(shù)，簡化）技術(shù)，簡化激活和掛起的中斷之間的數(shù)據(jù)傳送。激活和掛起的中斷之間的數(shù)據(jù)傳送。v 進(jìn)入中斷和退出中斷時(shí)，處理器狀態(tài)硬件進(jìn)入中斷和退出中斷時(shí)，處理器狀態(tài)硬件自動(dòng)保存和恢復(fù)，無須而外指令消耗自動(dòng)保存和恢復(fù)，無須而外指令消耗。2.22.2 STM32F103xSTM32F103x處理器的特點(diǎn)處理器的特點(diǎn)1.1.內(nèi)核內(nèi)核n ARM 32 ARM 32位的位的Cortex-M3 CPUCortex-M3 CPU

9、n 72MHz 72MHz，高達(dá)，高達(dá)90DMips90DMips，1.25DMips/MHz1.25DMips/MHzn單周期硬件乘法和除法單周期硬件乘法和除法加快計(jì)算加快計(jì)算2.2.存儲器存儲器n 從從32K32K字節(jié)至字節(jié)至128K128K字節(jié)閃存程序存儲器字節(jié)閃存程序存儲器n 從從6K6K字節(jié)至字節(jié)至20K20K字節(jié)字節(jié)SRAMSRAM2.22.2 STM32F103xSTM32F103x處理器的特點(diǎn)處理器的特點(diǎn)3. 3. 時(shí)鐘、復(fù)位和供電管理時(shí)鐘、復(fù)位和供電管理n 2.0 2.0至至3.63.6伏供電和伏供電和I/OI/O管腳管腳n 上電上電/ /斷電復(fù)位斷電復(fù)位(POR/PDR)(

10、POR/PDR)、可編程電壓監(jiān)、可編程電壓監(jiān) 測器測器(PVD)(PVD)、掉電監(jiān)測器、掉電監(jiān)測器n 內(nèi)嵌內(nèi)嵌4 4至至16MHz16MHz高速晶體振蕩器高速晶體振蕩器n 內(nèi)嵌經(jīng)出廠調(diào)校的內(nèi)嵌經(jīng)出廠調(diào)校的8MHz8MHz的的RCRC振蕩器振蕩器n 內(nèi)嵌內(nèi)嵌40kHz40kHz的的RCRC振蕩器振蕩器n 內(nèi)嵌內(nèi)嵌PLLPLL供應(yīng)供應(yīng)CPUCPU時(shí)鐘時(shí)鐘n 內(nèi)嵌使用外部內(nèi)嵌使用外部32kHz32kHz晶體的晶體的RTCRTC振蕩器振蕩器2.22.2 STM32F103xSTM32F103x處理器的特點(diǎn)處理器的特點(diǎn)4.24.2個(gè)個(gè)1212位模數(shù)轉(zhuǎn)換器位模數(shù)轉(zhuǎn)換器,1us,1us轉(zhuǎn)換時(shí)間轉(zhuǎn)換時(shí)間(16

11、(16通道通道) )n 轉(zhuǎn)換范圍是轉(zhuǎn)換范圍是0 0至至3.6V3.6Vn 雙采樣和保持功能雙采樣和保持功能n 溫度傳感器溫度傳感器5.5.低功耗低功耗n 3 3種省電模式：睡眠、停機(jī)和待機(jī)模式種省電模式：睡眠、停機(jī)和待機(jī)模式n VBAT VBAT為為RTCRTC和后備寄存器供電調(diào)試模式和后備寄存器供電調(diào)試模式6.DMA6.DMAn 7 7通道通道DMADMA控制器控制器n 支持外設(shè)支持外設(shè): :定時(shí)器、定時(shí)器、ADCADC、USARTUSART、SPISPI和和I2CI2C2.22.2 STM32F103xSTM32F103x處理器的特點(diǎn)處理器的特點(diǎn)STM32STM32系列的優(yōu)點(diǎn)：系列的優(yōu)點(diǎn)：

12、v 先進(jìn)的內(nèi)核結(jié)構(gòu)先進(jìn)的內(nèi)核結(jié)構(gòu)STM32STM32系列使用了系列使用了ARMARM最新的、先進(jìn)架構(gòu)最新的、先進(jìn)架構(gòu)Cortex-M3Cortex-M3內(nèi)核內(nèi)核v 優(yōu)秀的功耗控制優(yōu)秀的功耗控制 STM32STM32處理器具有三種低功耗模式處理器具有三種低功耗模式 運(yùn)行模式時(shí)使用高效的動(dòng)態(tài)耗電機(jī)制，在運(yùn)行模式時(shí)使用高效的動(dòng)態(tài)耗電機(jī)制，在FlashFlash中以中以72MHz72MHz全速運(yùn)行時(shí)，如果開啟外部時(shí)鐘，處理器僅耗全速運(yùn)行時(shí)，如果開啟外部時(shí)鐘，處理器僅耗電電27mA27mA。 待機(jī)狀態(tài)時(shí)極低耗電，典型值待機(jī)狀態(tài)時(shí)極低耗電，典型值2uA2uA。 電池供電時(shí)，提供低電壓電池供電時(shí)，提供低電壓

13、2.02.03.6V3.6V工作能力。工作能力。 靈活的時(shí)鐘控制機(jī)制靈活的時(shí)鐘控制機(jī)制, ,用戶可以根據(jù)自己所需的耗電用戶可以根據(jù)自己所需的耗電/ /性能要求進(jìn)行合理優(yōu)化。性能要求進(jìn)行合理優(yōu)化。 RTC RTC可獨(dú)立供電，外接紐扣電池供電?？瑟?dú)立供電，外接紐扣電池供電。2.22.2 STM32F103xSTM32F103x處理器的特點(diǎn)處理器的特點(diǎn)v 性能出眾而且功能創(chuàng)新的片上外設(shè)性能出眾而且功能創(chuàng)新的片上外設(shè) STM32STM32處理器片上外設(shè)的優(yōu)勢來源于雙處理器片上外設(shè)的優(yōu)勢來源于雙APBAPB總線總線結(jié)構(gòu)。結(jié)構(gòu)。 其中有一個(gè)高速其中有一個(gè)高速APB,APB,速度可達(dá)速度可達(dá)CPUCPU的運(yùn)

14、行頻率的運(yùn)行頻率, ,連接到該總線上的外設(shè)能以更高的速度運(yùn)行。連接到該總線上的外設(shè)能以更高的速度運(yùn)行。 USB: 12Mbit/s USB: 12Mbit/s USART: 4.5Mbit/sUSART: 4.5Mbit/s SPI: 18Mbit/s SPI: 18Mbit/s IIC: 400kHzIIC: 400kHz GPIO:18MHzGPIO:18MHz翻轉(zhuǎn)翻轉(zhuǎn) PWM: PWM:定時(shí)器定時(shí)器72MHz72MHz輸入輸入 針對針對 MCU MCU 應(yīng)用中最常見的電機(jī)控制，應(yīng)用中最常見的電機(jī)控制，STM32 STM32 對片上外圍設(shè)備進(jìn)行一些功能創(chuàng)新。對片上外圍設(shè)備進(jìn)行一些功能創(chuàng)新。

15、 內(nèi)嵌適合三相無刷電機(jī)控制的定時(shí)器和內(nèi)嵌適合三相無刷電機(jī)控制的定時(shí)器和ADCADC2.22.2 STM32F103xSTM32F103x處理器的特點(diǎn)處理器的特點(diǎn) 高級高級PWMPWM定時(shí)器提供：定時(shí)器提供： 6 6路路PWMPWM輸出輸出 死區(qū)產(chǎn)生死區(qū)產(chǎn)生 編碼器輸入編碼器輸入 霍爾傳感器霍爾傳感器 邊沿對齊和中心對齊波形邊沿對齊和中心對齊波形 完整的向量控制環(huán)完整的向量控制環(huán) 緊急故障停機(jī)緊急故障停機(jī), ,與與2 2路路ADCADC同步同步, ,與其它定時(shí)與其它定時(shí)器同步器同步 可編程防范機(jī)制可用于防止對寄存器的非可編程防范機(jī)制可用于防止對寄存器的非法寫入法寫入 雙通道雙通道ADCADC采樣

16、采樣/ /保持保持,12,12位位1uS,1uS,連續(xù)連續(xù)/ /獨(dú)立獨(dú)立模式模式, ,多觸發(fā)源多觸發(fā)源v 易于開發(fā)，可使產(chǎn)品快速進(jìn)入市場易于開發(fā)，可使產(chǎn)品快速進(jìn)入市場2.22.2 STM32F103xSTM32F103x處理器的特點(diǎn)處理器的特點(diǎn)v 高度的集成整合高度的集成整合 STM32 STM32處理器最大程度地實(shí)現(xiàn)集成，盡可能處理器最大程度地實(shí)現(xiàn)集成，盡可能地減少對外部器件的要求地減少對外部器件的要求 內(nèi)嵌電源監(jiān)控器，帶上電復(fù)位、低電壓檢內(nèi)嵌電源監(jiān)控器，帶上電復(fù)位、低電壓檢測、掉電檢測測、掉電檢測 自帶時(shí)鐘的看門狗定時(shí)器自帶時(shí)鐘的看門狗定時(shí)器 一個(gè)主晶振一個(gè)主晶振(4(416MHz16MH

17、z晶振晶振) )驅(qū)動(dòng)整個(gè)系統(tǒng)驅(qū)動(dòng)整個(gè)系統(tǒng)，內(nèi)嵌，內(nèi)嵌PLLPLL產(chǎn)生多種頻率；產(chǎn)生多種頻率；RTCRTC時(shí)鐘可內(nèi)部時(shí)鐘可內(nèi)部也可外部晶振也可外部晶振(32kHz)(32kHz) 內(nèi)嵌精密內(nèi)嵌精密8MHzRC8MHzRC振蕩電路，可作為主時(shí)鐘振蕩電路，可作為主時(shí)鐘 LQPF LQPF封裝僅需封裝僅需7 7個(gè)濾波電容個(gè)濾波電容2.32.3 STM32F103xSTM32F103x內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)2.3 STM32F103x2.3 STM32F103x內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)2.3 STM32F103x2.3 STM32F103x內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)總總線線矩矩陣陣FLASH接口接口2.3 STM32F103x

18、2.3 STM32F103x內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)v 四個(gè)主動(dòng)單元四個(gè)主動(dòng)單元 M3 M3內(nèi)核的內(nèi)核的ICodeICode總線總線(I-bus)(I-bus)、DCodeDCode總線總線(D-(D-bus)bus)、系統(tǒng)總線、系統(tǒng)總線(S-bus)(S-bus)、DMA(DMA1DMA(DMA1、DMA2DMA2、以、以太網(wǎng)太網(wǎng)DMA)DMA)。v 四個(gè)被動(dòng)單元四個(gè)被動(dòng)單元 內(nèi)部內(nèi)部SRAMSRAM、內(nèi)部閃存、內(nèi)部閃存、FSMCFSMC、AHBAHB到到APBAPB橋。橋。v ICode ICode總線總線 將將M3M3內(nèi)核的指令總線與內(nèi)核的指令總線與FLASHFLASH指令接口相連，指令接口相連

19、，用于指令預(yù)取。用于指令預(yù)取。v DCode DCode總線總線 將將M3M3內(nèi)核的數(shù)據(jù)總線與內(nèi)核的數(shù)據(jù)總線與FLASHFLASH數(shù)據(jù)接口相連，數(shù)據(jù)接口相連，常量加載和調(diào)試。常量加載和調(diào)試。2.3 STM32F103x2.3 STM32F103x內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)v 系統(tǒng)總線系統(tǒng)總線 將將M3M3內(nèi)核的系統(tǒng)總線與總線矩陣相連，內(nèi)核的系統(tǒng)總線與總線矩陣相連，協(xié)調(diào)內(nèi)核與協(xié)調(diào)內(nèi)核與DMADMA訪問。訪問。v DMA DMA總線總線 將將DMADMA的的AHBAHB主控接口與總線矩陣相連，主控接口與總線矩陣相連，協(xié)調(diào)協(xié)調(diào)CPUCPU的的DCodeDCode和和DMADMA到到SRAMSRAM、閃存、外、

20、閃存、外設(shè)的訪問。設(shè)的訪問。2.3 STM32F103x2.3 STM32F103x內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)v 總線矩陣總線矩陣協(xié)調(diào)內(nèi)核系統(tǒng)總線和協(xié)調(diào)內(nèi)核系統(tǒng)總線和DMADMA主控總線間的訪主控總線間的訪問仲裁，仲裁采用輪換算法。問仲裁，仲裁采用輪換算法。包含包含DCodeDCode、系統(tǒng)總線、系統(tǒng)總線、DMA1DMA1和和DMA2DMA2總線總線、被動(dòng)單元。、被動(dòng)單元。v AHB AHB到到APBAPB橋橋兩個(gè)兩個(gè)AHB/APBAHB/APB橋在橋在AHBAHB和兩個(gè)和兩個(gè)APBAPB總線間提總線間提供同步連接。供同步連接。APB1APB1速度限于速度限于36MHz36MHz，APB2APB2全速最

21、高全速最高72MHz72MHz2.3 STM32F103x2.3 STM32F103x內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)2.3 STM32F103x2.3 STM32F103x內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)2.42.4 STM32F103xSTM32F103x的時(shí)鐘結(jié)構(gòu)的時(shí)鐘結(jié)構(gòu)2.42.4 STM32F103xSTM32F103x的時(shí)鐘結(jié)構(gòu)的時(shí)鐘結(jié)構(gòu)2.42.4 STM32F103xSTM32F103x的時(shí)鐘結(jié)構(gòu)的時(shí)鐘結(jié)構(gòu) 系統(tǒng)復(fù)位后，所有外設(shè)全部關(guān)閉，系統(tǒng)復(fù)位后，所有外設(shè)全部關(guān)閉，但但 SRAM SRAM 和和 FLASHFLASH接口（接口（FLITFFLITF）除外）除外 使用外設(shè)之前需打開該外設(shè)時(shí)鐘，使用外設(shè)之前需

22、打開該外設(shè)時(shí)鐘，設(shè)置設(shè)置 RCC-AHBENRRCC-AHBENR寄存器寄存器 三種不同的時(shí)鐘源可被用來驅(qū)動(dòng)系三種不同的時(shí)鐘源可被用來驅(qū)動(dòng)系統(tǒng)統(tǒng) 時(shí)鐘時(shí)鐘(SYSCLK)(SYSCLK)： HSIHSI振蕩器時(shí)鐘振蕩器時(shí)鐘 HSE HSE振蕩器時(shí)鐘振蕩器時(shí)鐘 PLL PLL時(shí)鐘時(shí)鐘 2.52.5 STM32F103xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)存儲組織：存儲組織：u存儲系統(tǒng)采用統(tǒng)一編址方式，小端方式存儲系統(tǒng)采用統(tǒng)一編址方式，小端方式u 4GB 4GB的線性地址空間內(nèi)，尋址空間被分成的線性地址空間內(nèi)，尋址空間被分成8 8 個(gè)主塊個(gè)主塊 block0 block0block7block

23、7 每塊每塊512MB512MBu 片內(nèi)片內(nèi)FlashFlash：從：從0 x0000 00000 x0000 0000開始開始u 片內(nèi)片內(nèi)SRAMSRAM： 從從0 x2000 00000 x2000 0000開始開始代碼空間代碼空間數(shù)據(jù)空間數(shù)據(jù)空間位段、位段別名位段、位段別名2.52.5 STM32F103xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)存儲組織：存儲組織：u 程序存儲器、數(shù)據(jù)存儲器、寄存器和程序存儲器、數(shù)據(jù)存儲器、寄存器和輸入輸出端口被組織在同一輸入輸出端口被組織在同一4GB4GB的線性地的線性地址空間內(nèi)，存儲系統(tǒng)采用統(tǒng)一編址方式。址空間內(nèi)，存儲系統(tǒng)采用統(tǒng)一編址方式。u 數(shù)據(jù)字

24、節(jié)以小端格式存放在存儲器中數(shù)據(jù)字節(jié)以小端格式存放在存儲器中。一個(gè)字的最低地址字節(jié)為該字的最低有。一個(gè)字的最低地址字節(jié)為該字的最低有效字節(jié)，最高地址字節(jié)是最高有效字節(jié)。效字節(jié)，最高地址字節(jié)是最高有效字節(jié)。u 可訪問的存儲器空間被分成可訪問的存儲器空間被分成8 8個(gè)主要塊個(gè)主要塊，每個(gè)塊為，每個(gè)塊為512MB512MB。其他所有沒有分配給。其他所有沒有分配給片上存儲器和外設(shè)的存儲器空間都是保留片上存儲器和外設(shè)的存儲器空間都是保留的地址空間。的地址空間。2.52.5 STM32F103xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)u 4GB4GB的線性地址空間內(nèi)，尋址空間被分的線性地址空間內(nèi)，尋址空間被

25、分成成8 8個(gè)主塊個(gè)主塊 block0 block0block7block7 每塊每塊512MB512MBu 片內(nèi)片內(nèi)FlashFlash：從：從0 x0000 00000 x0000 0000開始開始u 片內(nèi)片內(nèi)SRAMSRAM： 從從0 x2000 00000 x2000 0000開始開始 寄存器寄存器 片上外設(shè)片上外設(shè) 代碼空間代碼空間 外部外設(shè)外部外設(shè)數(shù)據(jù)空間數(shù)據(jù)空間 外部存儲器外部存儲器位段、位段別名位段、位段別名2.52.5 STM32F103xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)CODESRAMPeripherals0 x0000 00000 x2000 00000 x400

26、0 00000 xE010 00000 xFFFF FFFFReservedReservedReservedBit-Band region0 x0800 00000 x0801 FFFF0 x1FFF F0000 x1FFF F7FFFlashSystemMemoryReservedReservedOption Bytes0 x1FFF F8000 x1FFF F80FCortex-M3 internal peripherals0 xE000 00000 xE00F FFFFReserved2.52.5 STM32F103xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)2.52.5 STM32F10

27、3xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)存儲器映射：存儲器映射：2.52.5 STM32F103xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)存儲器映射：存儲器映射：如果某款處理器如果某款處理器不帶有某個(gè)片上不帶有某個(gè)片上外圍，則該地址外圍，則該地址范圍保留。范圍保留。2.52.5 STM32F103xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)存儲器映射：存儲器映射：2.52.5 STM32F103xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)存儲器映射：存儲器映射： 如果某款處理器不帶有某個(gè)片上外圍，如果某款處理器不帶有某個(gè)片上外圍，則該地址范圍保留。則該地址范圍保留。2.52.5 STM32F1

28、03xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)u FLASH FLASHl 由由 Main Block Main Block 和和 Information BlockInformation Block組成組成l Main Block Main Block：存放用戶程序，最高存放用戶程序，最高512KB512KB地址范圍：地址范圍：0 x0800 00000 x0800 00000 x0807 FFFF0 x0807 FFFF小容量：小容量：16K-32K16K-32K，最大，最大4Kx64bit4Kx64bit共共32x1K32x1K頁頁中容量中容量:64K-128K,:64K-128K,最大

29、最大16Kx64bit,16Kx64bit,共共128x1K128x1K頁頁大容量大容量:256K-512K,:256K-512K,最大最大64Kx64bit64Kx64bit共共256x2K256x2K頁頁互聯(lián)型：最大互聯(lián)型：最大32Kx64bit32Kx64bit，共，共128x2K128x2K頁頁l Information Block Information Block： System Memory 2KB:0 x1FFFF000-0 x1FFFF7FF System Memory 2KB:0 x1FFFF000-0 x1FFFF7FF ISP BootloaderISP Bootloa

30、der程序程序 Option Bytes 16B:0 x1FFF F800-0 x1FFFF80F Option Bytes 16B:0 x1FFF F800-0 x1FFFF80F2.52.5 STM32F103xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)u 特殊區(qū)域特殊區(qū)域FLASHFLASH2.52.5 STM32F103xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)u SRAM SRAM 最大最大64KB64KB 地址范圍：地址范圍：0 x2000 00000 x2000 00000 x2000 FFFF0 x2000 FFFFu 片上外設(shè)地址映射：片上外設(shè)地址映射：2.52.5 STM32

31、F103xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)2.52.5 STM32F103xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)2.52.5 STM32F103xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)u 位段位段(bit-band)(bit-band)、位段別名、位段別名l 存儲空間中包括兩個(gè)位段區(qū)，該區(qū)域既可字存儲空間中包括兩個(gè)位段區(qū)，該區(qū)域既可字操作，又可位操作。操作，又可位操作。 SRAM SRAM最低最低1MB1MB空間空間:0 x20000000:0 x200000000 x200FFFFF0 x200FFFFF 外設(shè)最低外設(shè)最低1MB1MB空間空間:0 x40000000:0 x40

32、0000000 x400FFFFF0 x400FFFFFl 為方便位段區(qū)操作為方便位段區(qū)操作, ,安排兩個(gè)安排兩個(gè)32M32M位段別名區(qū)位段別名區(qū)l 位段區(qū)中每一位段區(qū)中每一位位映射位段別名區(qū)中的一個(gè)映射位段別名區(qū)中的一個(gè)字字l 通過對別名區(qū)中某個(gè)字的讀寫操作通過對別名區(qū)中某個(gè)字的讀寫操作, ,可實(shí)現(xiàn)對可實(shí)現(xiàn)對位段區(qū)中某一位的讀寫操作。位段區(qū)中某一位的讀寫操作。l 別名區(qū)別名區(qū)2 2個(gè)個(gè)32MB32MB： SRAM SRAM：0 x2200 00000 x2200 00000 x21FF FFFF0 x21FF FFFF 外設(shè)：外設(shè)：0 x4200 00000 x4200 00000 x41F

33、F FFFF0 x41FF FFFF2.52.5 STM32F103xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)u位段位段(bit-band)(bit-band)、位段別名、位段別名l 位段別名區(qū)中的字與位段區(qū)的位映射公式：位段別名區(qū)中的字與位段區(qū)的位映射公式： bit_word_addr = bit_band_base bit_word_addr = bit_band_base +(byte_offset x 32)+bit_number x 4 +(byte_offset x 32)+bit_number x 4 l如如SRAMSRAM位段區(qū)中地址位段區(qū)中地址0 x200003000 x20000300字節(jié)中位字節(jié)中位2 2 被映射到別名區(qū)中的地址為：被映射到別名區(qū)中的地址為：0 x22006008 = 0 x220000000 x22006008 = 0 x22000000 +(0 x300 x 32)+(2 x 4) +(0 x300 x 32)+(2 x 4)2.52.5 STM32F103xSTM32F103x的存儲結(jié)構(gòu)的存儲結(jié)構(gòu)u 對別名區(qū)中某個(gè)字進(jìn)行寫操作：對別名區(qū)中某個(gè)字進(jìn)行寫操作：l 該字的第該字的第0 0位將影響位段區(qū)中對應(yīng)的位位將影響位段區(qū)中對應(yīng)的位u 對別名區(qū)中某個(gè)字進(jìn)行讀操作