5PCB電磁兼容設(shè)計(jì)

1、電磁兼容技術(shù)講座pcb電磁兼容設(shè)計(jì)boris mapcb電磁兼容設(shè)計(jì)基本內(nèi)容信號的頻譜分析干擾源分析布線設(shè)計(jì)技術(shù)疊層設(shè)計(jì)技術(shù)地線設(shè)計(jì)技術(shù)布局設(shè)計(jì)技術(shù)信號完整性（si）分析2pcb電磁兼容設(shè)計(jì)1v(t)信號的頻譜分析 = d + tr0.5trdtrtv (t ) =tn=1t2 ntt + n )cn = 2 n = n n tr sin( t ) sin( t )t n n trt tn ( + tr )3+ cn cos (tpcb電磁兼容設(shè)計(jì)諧波幅度a1信號的頻譜分析a1 = 2 / t-20db/deca2-40db/deca3a2 = 0.64 / t fa3 = 0.2 / t t

2、r f21/1/tr頻率（對數(shù)）上升（或下降）時間越短，信號所含高頻分量越豐富。4pcb電磁兼容設(shè)計(jì)常見邏輯器件的上升時間舉例：如tr=10ns，則頻譜帶寬為bw=1/tr=32mhz邏輯器件是一種騷擾發(fā)射較強(qiáng)的、最常見的寬帶騷擾源，器件的翻轉(zhuǎn)時間越短，對應(yīng)的邏輯脈沖所占的頻譜越寬。5邏輯族cmoshcmosttllsttlsttl開關(guān)時間50ns9ns10ns5ns3nspcb電磁兼容設(shè)計(jì)i噪聲干擾12寄生電容346pcb電磁兼容設(shè)計(jì)導(dǎo)線的阻抗7頻率hzd = 0.65cm10cm 1md = 0.27cm10cm 1md = 0.06cm10cm 1md= 0.04cm10cm 1m10h

3、z51.45173273.28m5.29m52.9m13.3m133m1k4297.14m6328.91m5.34m53.9m14m144m100k42.6m712m54m828m71.6m1.090.3m1.071m426m7.12540m8.28714m10783m10.65m2.1335.52.741.33.57503.865310m4.2671.25.482.87.141007.710650m21.33562741435.750038.5530100m42.65471.477150m63.981107115pcb電磁兼容設(shè)計(jì)共模干擾與差模干擾pcb電磁兼容設(shè)計(jì)共模干擾e=kf l ie

4、-幅射電場強(qiáng)度(遠(yuǎn)場)f-電流頻率l線的長度i 共模電流大小pcb電磁兼容設(shè)計(jì)差模干擾e = k f2 a ie-幅射電場強(qiáng)度(遠(yuǎn)場)f-電流頻率a-回路面積i-回路中電流大小pcb電磁兼容設(shè)計(jì)電路的差?？箶_性 =kf a hzgvhzl 電路上的干擾電壓f 干擾電磁場頻率a-回路面積h 干擾磁場11pcb電磁兼容設(shè)計(jì)串?dāng)_當(dāng)一根信號線上有高頻電流流過時，在pcb板上與之相鄰的信號線上就會感應(yīng)出干擾電壓。dtrace1hhtrace2串?dāng)_ =k (t r , l)d 2h121 + ()pcb電磁兼容設(shè)計(jì)一個重要的設(shè)計(jì)原則布局、布線時應(yīng)使所有信號回路面積（特別是高頻信號和敏感信號回路面積）盡可能

5、小。pcb電磁兼容設(shè)計(jì)信號回流信號頻率較高時的回流分布pcb電磁兼容設(shè)計(jì)布線設(shè)計(jì)原則3w原則對于時鐘線、差分線對、復(fù)位線及其它高速強(qiáng)輻射或敏感線路，當(dāng)線寬為w時，其與相鄰線徑的中心線距應(yīng)大于3w。15pcb電磁兼容設(shè)計(jì)布線設(shè)計(jì)原則有過孔存在時的3w原則過孔ww3wwwww3ww地層16pcb電磁兼容設(shè)計(jì)布線設(shè)計(jì)原則差分線對的3w原則差分線對ww 2wwww 2www此間距可根據(jù)差分線對的阻抗要求進(jìn)行調(diào)整17pcb電磁兼容設(shè)計(jì)布線設(shè)計(jì)原則單面板雙面板18pcb電磁兼容設(shè)計(jì)布線設(shè)計(jì)原則高速信號線不要在分割區(qū)上跨越，不要在無關(guān)的參考平面上方穿行。19pcb電磁兼容設(shè)計(jì)布線設(shè)計(jì)原則地線應(yīng)該盡量寬，使其

6、有足夠的電流承載能力和最小的電感所有高頻信號或敏感信號必須緊靠完整的參考平面布線，以保證其有最小的信號回路和連續(xù)的阻抗，從而減小信號的反射和輻射，提高信號的穩(wěn)定性。20pcb電磁兼容設(shè)計(jì)布線設(shè)計(jì)原則在模擬電路和射頻電路設(shè)計(jì)中，以及沒有電源地平面的雙面板中，常常用保護(hù)線來對關(guān)鍵信號進(jìn)行保護(hù)，使其免受其它信號的串?dāng)_。一般保護(hù)線連接地網(wǎng)絡(luò)，并在線的兩端與地相接。頻率很高時，保護(hù)線上用多個過孔接地，過孔之間的距離應(yīng)小于板上最高頻率所對應(yīng)波長（）的1/20。對于有完整地平面的數(shù)字電路，一般不用保護(hù)線。21pcb電磁兼容設(shè)計(jì)布線設(shè)計(jì)原則高頻信號或敏感信號應(yīng)避免太多的過孔22pcb電磁兼容設(shè)計(jì)布線設(shè)計(jì)原則差

7、分對應(yīng)平行等距等時延走線，保持對稱，使電路對共模干擾有良好的抑制。高速信號的走線不允許出現(xiàn)銳角和直角。1ghz以上的信號應(yīng)該盡量使用圓弧走線。為了減少高頻信號的輻射和干擾，高頻信號盡量安排在內(nèi)層。當(dāng)走線的長度大于信號頻率所對應(yīng)波長（）的1/20時必須走內(nèi)層。23pcb電磁兼容設(shè)計(jì)布線設(shè)計(jì)原則i/o信號應(yīng)避開高速和高di/dt信號等干擾源。連接器上應(yīng)該安排足夠的接地管腳。濾波電容隔離變壓器/光耦隔離器電源線連接地線連接信號濾波器干凈區(qū)域時鐘電路、高速電路橋24壕溝pcb電磁兼容設(shè)計(jì)布線設(shè)計(jì)原則時鐘線應(yīng)避免換層？25pcb電磁兼容設(shè)計(jì)布線設(shè)計(jì)原則任意相鄰的信號層應(yīng)盡可能采取垂直正交的布線方向。s1

8、grounds2s3grounds426pcb電磁兼容設(shè)計(jì)扁平電纜的使用最好較好較好但端接困難差27pcb電磁兼容設(shè)計(jì)共模干擾的抑制高頻磁環(huán)pcb共?；芈穚cb28pcb電磁兼容設(shè)計(jì)疊層設(shè)計(jì)四層板topgroundpowerbottomtoppowergroundbottompcb電磁兼容設(shè)計(jì)疊層設(shè)計(jì)六層板（性能一般）topgrounds1s2powerbottomtops1groundpowers2bottompcb電磁兼容設(shè)計(jì)疊層設(shè)計(jì)六層板（性能好）topgrounds1powergroundbottompcb電磁兼容設(shè)計(jì)疊層設(shè)計(jì)八層板性能一般topgrounds1powers2s3gro

9、undbottom性能好topgrounds1powergrounds2groundbottompcb電磁兼容設(shè)計(jì)疊層設(shè)計(jì)十層板topgrounds1s2powergrounds3s4groundbottomtopgrounds1powers2s3grounds4groundbottompcb電磁兼容設(shè)計(jì)疊層設(shè)計(jì)十層板（性能好）topgrounds1grounds2powergrounds3groundbottompcb電磁兼容設(shè)計(jì)地層設(shè)計(jì)20h原則10h20h70%100h98%20h 3mmpcb電磁兼容設(shè)計(jì)20h原則digital grounddigital power20hmoat20

10、hanalog groundanalog powerpcb電磁兼容設(shè)計(jì)地層設(shè)計(jì)對于多層板，應(yīng)保證地平面的完整性，地平面內(nèi)不應(yīng)有大的開口。優(yōu)點(diǎn)：提供較穩(wěn)定的參考電平提供小的信號回路面積使信號線具有確定的和較均勻的特性阻抗可以控制信號間的串?dāng)_pcb電磁兼容設(shè)計(jì)地層設(shè)計(jì)地層內(nèi)一般禁止布設(shè)信號線38pcb電磁兼容設(shè)計(jì)地層設(shè)計(jì)當(dāng)pcb中有多個地平面層時，應(yīng)該在板上用較多分散的過孔將地平面連接在一起，特別在信號集中換層的地方，以便為換層的信號提供較短回路和降低輻射。如在平面的四周用過孔將地平面連接在一起，可以有效的降低pcb對外的輻射。39pcb電磁兼容設(shè)計(jì)關(guān)于地層的分割分割-適用于數(shù)字電路與模擬電路之間

11、沒有信號聯(lián)系布局時將數(shù)字電路和模擬電路分開，器件排列盡量緊湊，布線時避免數(shù)字電路的信號跨越模擬電路區(qū)域，避免模擬電路的信號跨越數(shù)字電路區(qū)域。兩個區(qū)域隔離足夠的距離。數(shù)字地與模擬地分割，然后在插座處單點(diǎn)連接，見左圖。這樣能最大限度地抑制數(shù)字電路對模擬電路的干擾。pcb電磁兼容設(shè)計(jì)關(guān)于地層的分割分割+橋接-適用于數(shù)字電路與模擬電路之間聯(lián)系的信號線較少且集中pcb電磁兼容設(shè)計(jì)關(guān)于地層的分割a/d或d/a器件的接地avavaa/dvdvdbufferlatchagnd模擬地平面dgnd數(shù)字地平面42pcb電磁兼容設(shè)計(jì)關(guān)于地層的分割分區(qū)但不分割-適用于數(shù)字電路與模擬電路之間聯(lián)系的信號線較多且難以集中的情

12、況模擬區(qū)數(shù)字區(qū)pcb電磁兼容設(shè)計(jì)地層設(shè)計(jì)具有金屬殼體的高頻器件下應(yīng)該敷地平面，該地平面應(yīng)采用多個過孔與板內(nèi)的地平面連接。該敷地平面噴錫，不要蓋綠油。44pcb電磁兼容設(shè)計(jì)地線設(shè)計(jì)與后背板相連的插座上，地線插針應(yīng)足夠多且應(yīng)縱向安排，接地線與地線插針連線要足夠粗，以免形成接地瓶頸。對于高頻信號尤其是高頻時鐘信號，四周應(yīng)用地線插針包圍。45pcb電磁兼容設(shè)計(jì)pcb的布局設(shè)計(jì)混合電路布局時應(yīng)該將數(shù)字電路和模擬電路分開，各區(qū)內(nèi)器件排列盡量緊湊，留出足夠的隔離空間模擬電路數(shù)字電路pcb電磁兼容設(shè)計(jì)pcb的布局設(shè)計(jì)數(shù)字電路布局時應(yīng)根據(jù)速率高、中、低速、i/o電路分區(qū)，以減少高速電路對其它部分的干擾pcb電磁

13、兼容設(shè)計(jì)pcb的布局設(shè)計(jì)模擬電路布局時應(yīng)根據(jù)頻率高、中、低進(jìn)行分區(qū)，必要時應(yīng)采取屏蔽隔離措施，以減少電路之間的干擾敏感電路應(yīng)盡可能遠(yuǎn)離干擾電路，以減少干擾電路對敏感電路的干擾pcb電磁兼容設(shè)計(jì)開關(guān)電流產(chǎn)生的問題電源線電感vcceic產(chǎn)生較強(qiáng)的輻射騷擾。降低vcc，影響芯片的正常工作。pcb電磁兼容設(shè)計(jì)解決辦法設(shè)置去耦電容vccecicpcb電磁兼容設(shè)計(jì)電容的作用隔直通交（信號傳輸）去耦旁路穩(wěn)壓（平滑）其它（微分、積分、整形等）pcb電磁兼容設(shè)計(jì)電容的阻抗特性理想電容實(shí)際電容zcfzclforfpcb電磁兼容設(shè)計(jì)實(shí)際電容的特性自諧振頻率：f o =12 lc自諧振頻率越高越好l：盡可能小c：合理

14、選取pcb電磁兼容設(shè)計(jì)去耦電容的選取c =i tvvcci：vcc腳流入的最大電流t：ic的開關(guān)時間v：vcc允許的壓降例：i=20maecict=10nsv=100mv則：c = 2nfpcb電磁兼容設(shè)計(jì)去耦電容的布局去耦電容應(yīng)盡可能靠近vcc腳和地之間放置goodpoorpcb電磁兼容設(shè)計(jì)信號完整性（si）分析定義si問題傳輸線理論端接匹配技術(shù)56信號完整性（si）分析定義信號完整性(si-signalintegrity)信號在電路中以正確的時序和電壓作出響應(yīng)的能力。如果電路中信號能夠以要求的時序、持續(xù)時間和電壓幅度到達(dá)ic，則該電路具有較好的信號完整性。信號完整性是保證系統(tǒng)穩(wěn)定工作的基礎(chǔ)

15、57信號完整性（si）分析si問題反射（reflection）串?dāng)_（cross-talk）電源/地噪聲（ground bounce）58信號完整性（si）分析反射信號的反射將引起過沖、振玲、邊沿遲緩等效應(yīng)。59信號完整性（si）分析引起si問題的原因ic的開關(guān)速度信號的布線設(shè)計(jì)端接器件60信號完整性（si）分析傳輸線理論考慮傳輸線效應(yīng)的條件（模擬信號）：信號線長度大于信號波長的二十分之一61信號完整性（si）分析傳輸線理論考慮傳輸線效應(yīng)的條件（數(shù)字信號）：t r 6tdelayorl (cm) 3tr (ns)90%rise time6*(propagation delay)10%l62傳輸線

16、理論理論模型uu+duilri+dixgx+dxc63傳輸線理論理論分析傳輸線方程：u ix ti ux t對穩(wěn)態(tài)正弦源有：(ej t)令 = (r + j l)(g + j c )r + j lg + j c -傳播常數(shù)z c -特性阻抗dudxdidx= (r + j l)i= (g + j c )u通解： x x1z c64= ri + l= gu + cz c =u ( x) = a e+ b e(a e x b e x )i ( x) =常數(shù)a,b可根據(jù)邊界條件具體化傳輸線上的電壓與電流分布u0i0u(x)i(x) , z cutitzt0xtxu ( x) = u 0 cosh(

17、x) i 0 z c sinh( x)00u ( x) = u t cosh( x1 ) + i t z c sinh( x1 )tt 1 1(x1=t-x)65 i ( x) = i cosh( x) usinh( x)z c i ( x) = i cosh( x ) + u sinh( x )z c傳輸線理論傳輸線上的阻抗定義：z ( x) =u ( x)i ( x)任一點(diǎn)的阻抗：z ( x) = z c tanh( x1 + n)tanh(n) =x1 = t xz tz c66傳輸線理論終端短路時傳輸線上的阻抗分布令zt=0，則有n=0于是：z ( x) = z c tanh( x1

18、)對于無損耗傳輸線（r，g0），有： = j = j2( = lc )于是有：z ( x) = j z c tan(2x1 )67傳輸線理論終端短路時傳輸線上的阻抗分布1 0987654321000 .10 .20 .30 .40 .50 .60 .70 .80 .91x 1 / 距終端四分之一波長處的阻抗為無窮大，相當(dāng)于開路68a bs (z(x)/zc )傳輸線理論負(fù)載阻抗等于特性阻抗時傳輸線上的阻抗分布令zt=zc則有：tanh(n) =z tz c= 1n = 于是：z ( x) = z c tanh( x1 + n)= z c tanh()= z c如果負(fù)載阻抗等于傳輸線的特性阻抗，

19、則在傳輸線上任一點(diǎn)的阻抗都等于其特性阻抗。這時稱負(fù)載為匹配負(fù)載。這種狀態(tài)下，傳輸線上的波為行波，沒有反射波。69傳輸線理論傳輸線上的時間延遲信號在傳輸線中的傳播速度為：v =1lc單位長度的傳輸延遲時間：tpd =1v= lc70傳輸線理論傳輸線上的反射u0 , z cu(x)uiurut itzt0xtx電壓反射系數(shù)：傳輸線上的電壓： =u ru i =z t z cz t + z cu ( x) = u i + u rz t = z c u r = 071信號完整性（si）分析常見傳輸線類型地平面上的圓導(dǎo)線72信號完整性（si）分析常見傳輸線類型同軸線73信號完整性（si）分析常見傳輸線類

20、型雙絞線及扁平線纜74信號完整性（si）分析常見傳輸線類型w表面微帶線thz 0 =z 0 =ln ohmsln ohmsfor 15 w 25 milsfor 5 w 15 milst pd = 1.017 0.475 r + 0.67 ns / ft1 r 15wh87 5.98h 79 5.98h 3 .0750 .1 信號完整性（si）分析常見傳輸線類型w嵌入式微帶線t rhh1z 0 =87 r 5.98h 0.8w + t t pd = 1.017 rns / ft h 1 r 150 .1 wh 3 .076ln ohms 1.55h 1 信號完整性（si）分析常見傳輸線類型w帶狀線thhz 0 =60 rln ohmst pd = 1.017 rns / ft0.1 wh 2.01 r 15th 0.2577 1.9(2h + t ) 0.8w + t 信號完整性（si）分析常見傳輸線類型wsw微帶差分線對trhz diff 2z 0 (1 0.48e0.96sh) ohmsz 0 =600.475 r + 0.67 4h 0.67(0.8w + t ) 7