電工技術(shù)電子技術(shù)-清華-40-41

1、清華大學(xué)電機(jī)系唐慶玉清華大學(xué)電機(jī)系唐慶玉2003年年11月制作盜版剽竊必究月制作盜版剽竊必究清華大學(xué)電機(jī)系唐慶玉清華大學(xué)電機(jī)系唐慶玉1997年制作年制作如發(fā)現(xiàn)有人剽竊必定追究！如發(fā)現(xiàn)有人剽竊必定追究！第第15章章 可編程邏輯器件（可編程邏輯器件（PLD）千島湖風(fēng)光千島湖畫面屬唐慶玉個(gè)人創(chuàng)千島湖畫面屬唐慶玉個(gè)人創(chuàng)作，青山緑水藍(lán)天白云，剽作，青山緑水藍(lán)天白云，剽竊必究竊必究第第40-41講講1. 概述概述2. PLD的邏輯表示方法和圖形符號(hào)的邏輯表示方法和圖形符號(hào)3. PLD陣列結(jié)構(gòu)及編程陣列結(jié)構(gòu)及編程4. 復(fù)雜可編程邏輯器件復(fù)雜可編程邏輯器件(CPLD)只讀存儲(chǔ)器補(bǔ)充只讀存儲(chǔ)器補(bǔ)充分類：分類：（

2、1）掩膜）掩膜ROM（2）PROM（Programmable ROM，可編程，可編程ROM）（3）EPROM（Erasable PROM，紫外線擦除的，紫外線擦除的PROM）（4）EEPROM（Electric Erasable PROM，電擦除的，電擦除的PROM） 或?qū)懗苫驅(qū)懗?E2PROM只讀存儲(chǔ)器（只讀存儲(chǔ)器（ Read Only Memory，ROM）功能：功能：存儲(chǔ)程序或數(shù)據(jù)，掉電后仍保留存儲(chǔ)程序或數(shù)據(jù)，掉電后仍保留（1）二極管陣列的掩膜）二極管陣列的掩膜ROM 二極管存貯矩陣字地址譯碼器W0W1W2W3A1A0字線位線地址線輸出三態(tài)門D3 D2 D1 D0數(shù)據(jù)線輸出使能 OEA1

3、A0 W3W2 W1 W0 D3D2D1D00 0 0 0 0 1 1 1 1 00 1 0 0 1 0 0 1 0 11 0 0 1 0 0 1 1 0 01 1 1 0 0 0 0 0 1 1每個(gè)單元所存數(shù)據(jù)每個(gè)單元所存數(shù)據(jù)（2）PROM（熔絲式）電路原理（熔絲式）電路原理字線位線熔斷絲 （3）EPROM電路原理電路原理P溝道EPROM結(jié)構(gòu)示意圖（b）EPROM管字線位線+VCC（a）電極PPN基體DSSiO2浮空多晶硅柵P溝道增強(qiáng)型MOS管1. PLD概述概述PLDProgrammable Logic Devices 大規(guī)模集成電路，集成了大量的門電大規(guī)模集成電路，集成了大量的門電路和觸

4、發(fā)器，用戶可編程構(gòu)成所需電路。路和觸發(fā)器，用戶可編程構(gòu)成所需電路。清華大學(xué)電機(jī)系唐慶玉清華大學(xué)電機(jī)系唐慶玉2003年年11月月15日編日編優(yōu)點(diǎn)：優(yōu)點(diǎn)：（1）節(jié)省集成芯片的數(shù)量）節(jié)省集成芯片的數(shù)量節(jié)省電路板面積，節(jié)省電路板面積， 節(jié)省電耗，減少產(chǎn)品體積，降低成本節(jié)省電耗，減少產(chǎn)品體積，降低成本（2）電路保密，不易被他人仿造）電路保密，不易被他人仿造清華大學(xué)電機(jī)系唐慶玉清華大學(xué)電機(jī)系唐慶玉2003年年11月月15日編日編PLD類型類型（1）PROM型型（Programmable ROM）（2）PLA型型（ Programmable Logic Array 可編程邏輯陣列可編程邏輯陣列 ）（3）PA

5、L型型（ Programmable Array Logic可編程陣列邏輯）可編程陣列邏輯）（4）GAL型型（Generic Array Logic通用陣列邏輯）通用陣列邏輯）（5）CPLD型型（ Complex PLD）復(fù)雜復(fù)雜簡(jiǎn)單簡(jiǎn)單2. PLD的邏輯表示方法及圖形符號(hào)的邏輯表示方法及圖形符號(hào)(1)PLD的邏輯表示方法的邏輯表示方法固定連接固定連接編程連接編程連接不連接不連接熔絲熔絲（2）PLD的圖形符號(hào)的圖形符號(hào)緩沖門緩沖門AAA相當(dāng)于相當(dāng)于&1AAAABCY與門與門AY&BCABCY或門或門AY1BCABCY AY&B可編程連接可編程連接或不連接或不連接PLD圖形

6、符號(hào)（續(xù)）圖形符號(hào)（續(xù)）與或門與或門A B C DYACCDBCABY多輸入端或門畫法多輸入端或門畫法多輸入端與門畫法多輸入端與門畫法門電路符號(hào)中美對(duì)照表&11&1=1與與或或非非與非與非或非或非異或異或清華大學(xué)電機(jī)系唐慶玉清華大學(xué)電機(jī)系唐慶玉2003年年11月月15日編日編3. PLD陣列結(jié)構(gòu)及編程陣列結(jié)構(gòu)及編程結(jié)構(gòu)結(jié)構(gòu): AND邏輯陣列邏輯陣列+OR邏輯陣列邏輯陣列 類型類型 AND陣列陣列 OR陣列陣列PROM 連接固定連接固定 可編程可編程（一次性）（一次性）PLA 可編程可編程（一次性）（一次性） 可編程可編程（一次性）（一次性）PAL 可編程可編程（可多次電擦除）（

7、可多次電擦除） 連接固定連接固定GAL 可編程可編程（可多次電擦除）（可多次電擦除） 連接固定連接固定輸出比輸出比PAL增加增加“可編程輸出邏輯宏單元可編程輸出邏輯宏單元”使編程更靈活。使編程更靈活。清華大學(xué)電機(jī)系唐慶玉清華大學(xué)電機(jī)系唐慶玉2003年年11月月15日編日編(1)PROM的內(nèi)部結(jié)構(gòu)及編程的內(nèi)部結(jié)構(gòu)及編程 AND陣列固定OR陣列可編程輸出輸入O2 O1 O0I2 I1 I0例例1 用用PROM實(shí)現(xiàn)半加器實(shí)現(xiàn)半加器半加器邏輯式半加器邏輯式F=AB+AB=A BC=ABF CA B BABABAAB如何用如何用PROM實(shí)現(xiàn)全加器？實(shí)現(xiàn)全加器？例例2 用用PROM實(shí)現(xiàn)三變量奇數(shù)校驗(yàn)電路實(shí)

8、現(xiàn)三變量奇數(shù)校驗(yàn)電路A B CYABCCBACBACBAYABC Y0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1真值表真值表ABCCBACBACBACBABCACBACAB清華大學(xué)電機(jī)系唐慶玉清華大學(xué)電機(jī)系唐慶玉2003年年11月月15日編日編(2) PLA的內(nèi)部結(jié)構(gòu)及編程的內(nèi)部結(jié)構(gòu)及編程 AND陣列可編程OR陣列可編程O2 O1 O0I2 I1 I0輸出輸入例例3 用用PLA實(shí)現(xiàn)三八譯碼器實(shí)現(xiàn)三八譯碼器A2A1A00 0 0 只只 =0Y00 0 1 只只 =0Y11 1 1 只只 =0Y7輸出輸出三八譯碼器真值表三八譯碼器

9、真值表0120AAAY0121AAAY0127AAAYA2 A1 A0Y0 Y1 Y7A2A1A0A2A1A0清華大學(xué)電機(jī)系唐慶玉清華大學(xué)電機(jī)系唐慶玉2003年年11月月15日編日編(3) PAL的內(nèi)部結(jié)構(gòu)及編程（的內(nèi)部結(jié)構(gòu)及編程（專用輸出結(jié)構(gòu)型專用輸出結(jié)構(gòu)型） AND陣列可編程OR陣列固定輸出0輸入O0I2 I1 I0O1輸出1實(shí)現(xiàn)組合邏輯電路實(shí)現(xiàn)組合邏輯電路（GAL結(jié)構(gòu)類似）結(jié)構(gòu)類似）例例4：寫出：寫出PAL（GAL）陣列輸出）陣列輸出X的表達(dá)式的表達(dá)式英文教材數(shù)字電子技術(shù)習(xí)題選編清華大學(xué)電機(jī)系 唐慶玉2002年9月16日XABCCBABCBCACBAXBCCBCACBCACBB將此式化簡(jiǎn)

10、將此式化簡(jiǎn)例例5：Y=AB+AC+BC，用，用PAL（GAL）陣列實(shí)現(xiàn)該式。）陣列實(shí)現(xiàn)該式。BCACBACABABCBCAABCCBAABCCABABCAABCBBACCCABBCACABX)()()(英文教材數(shù)字電子技術(shù)習(xí)題選編清華大學(xué)電機(jī)系 唐慶玉2002年9月16日XACB例例6：分別在：分別在PROM和和GAL陣列上畫出七段顯示譯碼器陣列上畫出七段顯示譯碼器 邏輯電路圖邏輯電路圖Y Ya aabcdefg譯譯 碼碼 器器YbYbYcYcYdYdYeYeYfYfYgYgA A3 3A A2 2A A1 1A A0 0七段顯示譯碼電路七段顯示譯碼電路時(shí)鐘（可定義成輸入）七七段段顯顯示示譯譯

11、碼碼電電路路真真值值表表十進(jìn)制數(shù)十進(jìn)制數(shù) A A3 3A A2 2A A1 1A A0 0 Ya Yb Yc Yd Ye Yf YgYa Yb Yc Yd Ye Yf Yg 顯示字形顯示字形 0 0 0 0 0 00 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 01 0 0 1 1 0 0 0 10 0 0 1 0 0 1 1 0 0 0 0 1 1 1 0 0 0 0 1 2 2 0 0 1 0 0 0 1 0 1 1 1 0 1 1 0 1 2 1 0 1 1 0 1 2 3 3 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 1 3 1 1 1 0 0 1 3

12、 4 4 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 1 4 1 1 0 0 1 1 4 5 5 0 1 0 1 0 1 0 1 1 1 0 1 1 0 1 1 5 0 1 1 0 1 1 5 6 0 1 1 0 6 0 1 1 0 0 0 0 1 1 1 1 1 6 0 1 1 1 1 1 6 7 7 0 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 7 1 1 0 0 0 0 7 8 8 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 8 1 1 1 1 1 1 8 9 9 1 0 0 1 1 0 0 1 1 1 1 1 0 0 1 1 9 1

13、 1 0 0 1 1 9 用真值表設(shè)計(jì)用真值表設(shè)計(jì)YaYa的邏輯表示式的邏輯表示式 A A3 3A A2 2A A1 1A A0 0 Ya Ya0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 1 1 0 0 0 1 0 02 0 0 1 0 2 0 0 1 0 1 1 3 0 0 1 1 3 0 0 1 1 1 1 4 0 1 0 0 4 0 1 0 0 0 0 5 0 1 0 15 0 1 0 1 1 1 6 0 1 1 0 6 0 1 1 0 0 0 7 0 1 1 1 7 0 1 1 1 1 1 8 1 0 0 0 8 1 0 0 0 1 1 9 1 0 0 1 9 1

14、0 0 1 1 1用輸出為用輸出為1的項(xiàng)寫出與或表達(dá)式，的項(xiàng)寫出與或表達(dá)式，（不化簡(jiǎn)）（不化簡(jiǎn)）0123012301230123012301230123AAAAAAAAAAAAAAAAAAAAAAAAAAAAYa同理寫出同理寫出YbYg的邏輯表達(dá)式的邏輯表達(dá)式用用PROM陣列實(shí)現(xiàn)七段顯示譯碼器邏輯陣列實(shí)現(xiàn)七段顯示譯碼器邏輯0123012301230123012301230123AAAAAAAAAAAAAAAAAAAAAAAAAAAAYaA3 A2 A1 A0YaYbYgA3A2A1A000110100100111101111111000無所謂項(xiàng)無所謂項(xiàng)當(dāng)當(dāng)1 1處理處理用卡諾圖化簡(jiǎn)用卡諾圖化簡(jiǎn)

15、YaYa的邏輯表示式的邏輯表示式Y(jié)a=A3+A2A0+A2A1+A2A0 A A3 3A A2 2A A1 1A A0 0 Ya Ya0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 1 1 0 0 0 1 0 02 0 0 1 0 2 0 0 1 0 1 1 3 0 0 1 1 3 0 0 1 1 1 1 4 0 1 0 0 4 0 1 0 0 0 0 5 0 1 0 15 0 1 0 1 1 1 6 0 1 1 0 6 0 1 1 0 0 0 7 0 1 1 1 7 0 1 1 1 1 1 8 1 0 0 0 8 1 0 0 0 1 1 9 1 0 0 1 9 1 0 0 1

16、 1 1在在GAL陣列上陣列上實(shí)現(xiàn)七段顯示譯碼器邏輯實(shí)現(xiàn)七段顯示譯碼器邏輯Ya=A3+A2A0+A2A1+A2A0英文教材數(shù)字電子技術(shù)習(xí)題選編清華大學(xué)電機(jī)系 唐慶玉2002年9月16日YaA3A2A1A1A2A3A0A0清華大學(xué)電機(jī)系唐慶玉清華大學(xué)電機(jī)系唐慶玉2003年年11月月15日編日編(4) PAL的內(nèi)部結(jié)構(gòu)及編程（的內(nèi)部結(jié)構(gòu)及編程（寄存器輸出結(jié)構(gòu)型寄存器輸出結(jié)構(gòu)型） 功能：可編程功能：可編程組成記憶、計(jì)組成記憶、計(jì)數(shù)、移位、寄數(shù)、移位、寄存等時(shí)序邏輯存等時(shí)序邏輯電路電路I2 I1 I0反饋信號(hào)CLKOE輸出使能三態(tài)輸出DQQDQQ8輸入輸入8輸出輸出固定固定（GAL結(jié)構(gòu)類似）結(jié)構(gòu)類似）

17、(5) GAL的內(nèi)部結(jié)構(gòu)及編程的內(nèi)部結(jié)構(gòu)及編程GAL的內(nèi)部結(jié)構(gòu)與的內(nèi)部結(jié)構(gòu)與PAL基本一樣，只是在輸基本一樣，只是在輸出端增加了出端增加了“可編程輸出邏輯宏單元可編程輸出邏輯宏單元”，其，其輸出狀態(tài)可由用戶定義，這樣，使編程更靈輸出狀態(tài)可由用戶定義，這樣，使編程更靈活。活。GAL16V8I0/CLK I1 I2 I3 I4 I5 I6 I7 I8 GNDVCC F7 F6 F5 F4 F3 F2 F1 F0 I9/OE20111012-9腳輸入（固定）1腳時(shí)鐘（可定義成輸入）11腳 輸出使能（可定義成輸入）12-19腳輸出（也可定義成輸入）I/O O I/O清華大學(xué)電機(jī)系唐慶玉清華大學(xué)電機(jī)系唐

18、慶玉2003年年11月月15日編日編例例7 用用PAL（或（或GAL）組成二位減法器）組成二位減法器 CLK FB FA 0 1 1 1 1 0 2 0 1 3 0 0 4 1 1SCLKOE 輸出使能FADQQDQQFBQBQAQAQAQBQBSS狀態(tài)方程狀態(tài)方程SQSQQnAnAnA1nAnAQQS1 , 1nBnAnBnAnBQQQQQS1 , 1SQSQQQQQnBnBnAnBnAnB)(10011010100 :ABQQ例例8 GAL16V8型型GAL可編程邏輯器件的編程方法介紹可編程邏輯器件的編程方法介紹 GAL16V8I0/CLK I1 I2 I3 I4 I5 I6 I7 I8

19、GNDVCC F7 F6 F5 F4 F3 F2 F1 F0 I9/OE2011101A0 A1 A2 A3 A4 A5 A6 A7 A8 A11 Y6 Y5 Y4 Y3 Y2 Y1 A10 A9 輸入輸入輸出輸出定義定義FAST MAP GAL編程源文件編程源文件1：GAL16V8 ；型號(hào)2：Logic Gates；設(shè)計(jì)電路名稱3：2003.10 ；日期4：TANG ；設(shè)計(jì)人5： A0 A1 A2 A3 A4 A5 A6 A7 A8 GND ；1-10腳定義6： A9 A10 Y1 Y2 Y3 Y4 Y5 Y6 A11 VCC ；11-20腳定義Y1=A9A10Y2=A7+A8Y3=A5A6

20、Y4=A3 + A4Y5=A1A2 + A1A2Y6=A0A11 + A0A117： Y1= A9*A10 ；邏輯運(yùn)算8： Y2= A7+A89： Y3=/A5+/A610：Y4=/A3*/A411：Y5=A1*/A2+ /A1*A212： Y6=A0*A11+ /A0*/A1113：DESCRIPTION ；結(jié)束4. 復(fù)雜可編程邏輯器件（復(fù)雜可編程邏輯器件（CPLD）CPLD型號(hào)：型號(hào)：Altera EPF10K10LC84-4 內(nèi)部有內(nèi)部有6000門以上，可編程組成各種組合邏輯電路、門以上，可編程組成各種組合邏輯電路、 觸發(fā)器、寄存器、計(jì)數(shù)器等復(fù)雜數(shù)字電路觸發(fā)器、寄存器、計(jì)數(shù)器等復(fù)雜數(shù)字電

21、路 速度達(dá)速度達(dá)40MHz 200MHz 84引腳，其中引腳，其中59個(gè)可用于個(gè)可用于I/O引腳引腳 可由單片機(jī)或可由單片機(jī)或PC機(jī)控制機(jī)控制 編程語言：編程語言：MAX+PLUS2 9.23（1）特性）特性電路繪圖法編程軟件（電路繪圖法編程軟件（Graphic Editor file）數(shù)字硬件描述語法（數(shù)字硬件描述語法（AHDL描述語法）描述語法）（2）CPLD實(shí)驗(yàn)系統(tǒng)框圖實(shí)驗(yàn)系統(tǒng)框圖CPLD下載板I/O實(shí)驗(yàn)板RS-232Altera CPLD芯片：EPF10K10LC84-4串行E2PROM： SE2PROM ，8KB按鈕，開關(guān)，鍵盤，數(shù)碼管，單脈沖，連續(xù)脈沖清華大學(xué)電機(jī)系唐慶玉清華大學(xué)電

22、機(jī)系唐慶玉2003年年11月月15日編日編CPLD下載板元件分布圖下載板元件分布圖CPLD芯片芯片P01P42引腳插座引腳插座P43P84引腳插座引腳插座SEEPROM穩(wěn)壓塊穩(wěn)壓塊RS-232 串行接口串行接口單片機(jī)插座單片機(jī)插座振蕩器清華大學(xué)電機(jī)系唐慶玉清華大學(xué)電機(jī)系唐慶玉2003年年11月月15日編日編I/O實(shí)驗(yàn)板元件分布圖實(shí)驗(yàn)板元件分布圖P55P56P57P58P60P61P62P63P64P65P66P67P69P70P71P72P01P02P03P04P06P07P08P09P34P35P36P37P39P40P41P42SWP1 SWP2 SWP3 SWP41023546798AB

23、DCEF6個(gè)七段LED數(shù)碼管3個(gè)8位邏輯輸入開關(guān)16個(gè)邏輯電平檢測(cè)LED3個(gè)CPLD下載板插座J1J2J316個(gè)邏輯電平檢測(cè)LED1個(gè)57點(diǎn)陣LED顯示器1個(gè)米字形LED顯示器4 4矩陣鍵盤2個(gè)連續(xù)可調(diào)脈沖發(fā)生器4個(gè)單脈沖按鍵P81 P82 P83 P84清華大學(xué)電機(jī)系唐慶玉清華大學(xué)電機(jī)系唐慶玉2003年年11月月15日編日編例例1 用繪圖法設(shè)計(jì)用繪圖法設(shè)計(jì)“投幣洗衣機(jī)電路投幣洗衣機(jī)電路”設(shè)計(jì)思路：設(shè)計(jì)思路： 投幣數(shù)投幣數(shù) 5，OK=1，洗衣機(jī)啟動(dòng)。，洗衣機(jī)啟動(dòng)。 只投只投1分硬幣，用按鍵分硬幣，用按鍵SWP1模擬，按一次投模擬，按一次投1分，分，用三位計(jì)數(shù)器用三位計(jì)數(shù)器Q1C Q1B Q1A

24、表示；表示； 只投只投2分硬幣，用按鍵分硬幣，用按鍵SWP2模擬，按一次投模擬，按一次投2分，分，用二位計(jì)數(shù)器用二位計(jì)數(shù)器Q2B Q2A表示；表示； 只投只投5分硬幣，用按鍵分硬幣，用按鍵SWP3模擬，按一次投模擬，按一次投5分，分，用一位計(jì)數(shù)器用一位計(jì)數(shù)器Q5表示；表示；OK清清01分分2分分5分分投幣洗衣機(jī)投幣洗衣機(jī)電路電路投幣洗衣機(jī)電路真值表投幣洗衣機(jī)電路真值表Q1C Q1B Q1A Q2B Q2A Q5 OK 1 0 1 1 1 0 0 1 1 1 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 152221212112111 QQQQQQQQQQQQQQOKABBAB

25、BAABACAC52221212112111QQQQQQQQQQQQQQOKABBABBAABACAC邏輯表達(dá)式邏輯表達(dá)式清華大學(xué)電機(jī)系唐慶玉清華大學(xué)電機(jī)系唐慶玉2003年年11月月15日編日編用繪圖法設(shè)計(jì)用繪圖法設(shè)計(jì)“投幣洗衣機(jī)電路投幣洗衣機(jī)電路”文件名： wash.gdf52221212112111QQQQQQQQQQQQQQOKABBABBAABACAC7490749074175RESETSWP3SWP2SWP1OK例例2 用用AHDL描述語法和繪圖法設(shè)計(jì)電路：描述語法和繪圖法設(shè)計(jì)電路： 將一個(gè)將一個(gè)2位位16進(jìn)制數(shù)轉(zhuǎn)換為進(jìn)制數(shù)轉(zhuǎn)換為2位位10進(jìn)制數(shù)進(jìn)制數(shù)2位位16進(jìn)制數(shù)進(jìn)制數(shù) 2位位1

26、0進(jìn)制數(shù)進(jìn)制數(shù) 00H 00D 01H 01D 0AH 10D 0BH 11D 62H 98D 63H 99D 2位位16進(jìn)制數(shù)和進(jìn)制數(shù)和2位位10進(jìn)進(jìn)制數(shù)的對(duì)應(yīng)關(guān)系制數(shù)的對(duì)應(yīng)關(guān)系轉(zhuǎn)換電路真值表轉(zhuǎn)換電路真值表8位二進(jìn)制數(shù)位二進(jìn)制數(shù) 二位二位BCD碼碼H7 H6 H0 DA7 DA6 DA0 00000000 0000 0000 00000001 0000 0001 00001010 0001 0000 00001011 0001 0001 01100010 1001 1000 01100011 1001 1001將一個(gè)將一個(gè)2位位16進(jìn)制數(shù)轉(zhuǎn)換為進(jìn)制數(shù)轉(zhuǎn)換為2位位10進(jìn)制數(shù)進(jìn)制數(shù)轉(zhuǎn)換電路真值表轉(zhuǎn)換電路真值表8位二進(jìn)制數(shù)位二進(jìn)制數(shù) 二位二位BCD碼碼H7 H6 H0 DA7 DA6 DA0 00000000 0000 0000 00000001 0000 0001 00001010 0001 0000 00001011 0001 0001 01100010 1001 1000 01100011 1001 1001 hcd.sym將一個(gè)將一個(gè)2位位16進(jìn)制數(shù)轉(zhuǎn)換為進(jìn)制數(shù)轉(zhuǎn)換為2位位10進(jìn)制數(shù)進(jìn)制數(shù) hcd.sym h2cd.sym組合邏輯電路子系統(tǒng)組合邏輯電路子系統(tǒng)將一個(gè)將一個(gè)2位位16進(jìn)制數(shù)轉(zhuǎn)換為進(jìn)制數(shù)轉(zhuǎn)換為