電子工程師面試題庫

1、部分電子工程師面試題模擬、模擬電路（Analog Circuit）：處理模擬信號的電子電路 模擬信號：時(shí)間和幅度都連續(xù)的信號（連續(xù)的含義是在某以取值范圍那可以取無窮多個(gè)數(shù)值）。數(shù)字、數(shù)字信號指幅度的取值是離散的，幅值表示被限制在有限個(gè)數(shù)值之內(nèi)。二進(jìn)制碼就是一種數(shù)字信號。二進(jìn)制碼受噪聲的影響小，易于有數(shù)字電路進(jìn)行處理，所以得到了廣泛的應(yīng)用。CMOS（Complementary Metal Oxide Semiconductor），互補(bǔ)金屬氧化物半導(dǎo)體，電壓控制的一種放大器件。是組成CMOS數(shù)字集成電路的基本單元。MCU(MicroControllerUnit)中文名稱為微控制單元，又稱單片微型計(jì)

2、算機(jī)(SingleChipMicrocomputer)或者單片機(jī)，是指隨著大規(guī)模集成電路的出現(xiàn)及其發(fā)展，將計(jì)算機(jī)的CPU、RAM、ROM、定時(shí)數(shù)器和多種I/O接口集成在一片芯片上，形成芯片級的計(jì)算機(jī)，為不同的應(yīng)用場合做不同組合控制。RISC（reduced instruction set computer，精簡指令集計(jì)算機(jī)）是一種執(zhí)行較少類型計(jì)算機(jī)指令的微處理器，起源于80年代的MIPS主機(jī)（即RISC機(jī)），RISC機(jī)中采用的微處理器統(tǒng)稱RISC處理器。這樣一來，它能夠以更快的速度執(zhí)行操作（每秒執(zhí)行更多百萬條指令，即MIPS）。因?yàn)橛?jì)算機(jī)執(zhí)行每個(gè)指令類型都需要額外的晶體管和電路元件，計(jì)算機(jī)指令

3、集越大就會使微處理器更復(fù)雜，執(zhí)行操作也會更慢。CISC、DSP、ASIC、FPGAASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(Application Specific IC)相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)3、基爾霍夫定律的內(nèi)容是什么？（仕蘭微電子）基爾霍夫定律（Kirchhoff Law）基爾霍夫電流定律 （KCL）： 對任一集總參數(shù)電路中的任一節(jié)點(diǎn)，在任一瞬間，流出該節(jié)點(diǎn)的所

4、有電流的代數(shù)和恒為零?；鶢柣舴螂妷憾桑↘VL）： 對任一集總參數(shù)電路中的任一回路，在任一瞬間，沿此回路的各段電壓的代數(shù)和恒為零。4、平板電容公式 C=S/4kd5、三極管曲線特性。（未知）6、描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子）反饋是將放大器輸出信號(電壓或電流)的一部分或全部,回授到放大器輸入端與輸入信號進(jìn)行比較(相加或相減),并用比較所得的有效輸入信號去控制輸出,這就是放大器的反饋過程.凡是回授到放大器輸入端的反饋信號起加強(qiáng)輸入原輸入信號的,使輸入信號增加的稱正反饋.反之則反.按其電路結(jié)構(gòu)又分為:電流反饋電路和電壓反饋電路.正反饋電路多應(yīng)用在電子振蕩電路上,而負(fù)反饋電路則多

5、應(yīng)用在各種高低頻放大電路上.因應(yīng)用較廣,所以我們在這里就負(fù)反饋電路加以論述.負(fù)反饋對放大器性能有四種影響: 1. 負(fù)反饋能提高放大器增益的穩(wěn)定性. （溫度穩(wěn)定性）2.負(fù)反饋能使放大器的通頻帶展寬. 3.負(fù)反饋能減少放大器的失真. 4.負(fù)反饋能提高放大器的信噪比. 5.負(fù)反饋對放大器的輸出輸入電阻有影響。7、負(fù)反饋種類電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋8、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?，有哪些方法？（仕蘭微電子）補(bǔ)償后的波特圖。（凹凸）頻率補(bǔ)償是采用一定的手段改變集成運(yùn)放的頻率響應(yīng)，產(chǎn)生相位和頻率差的消除。使反饋系統(tǒng)穩(wěn)定的主要方法就是頻率補(bǔ)償.常用的辦法是在基本電路或反饋網(wǎng)絡(luò)

6、中添加一些元件來改變反饋放大電路的開環(huán)頻率特性(主要是把高頻時(shí)最小極點(diǎn)頻率與其相近的極點(diǎn)頻率的間距拉大),破壞自激振蕩條件,經(jīng)保證閉環(huán)穩(wěn)定工作,并滿足要求的穩(wěn)定裕度,實(shí)際工作中常采用的方法是在基本放大器中接入由電容或RC元件組成的補(bǔ)償電路,來消去自激振蕩.9、怎樣的頻率響應(yīng)算是穩(wěn)定的，如何改變頻響曲線。（未知）右半平面無極點(diǎn)，虛軸無二階以上極點(diǎn)。10、基本放大電路種類，優(yōu)缺點(diǎn)，特別是廣泛采用差分結(jié)構(gòu)的原因。（未知）共射放大電路具有較高的放大倍數(shù)；輸入和輸出信號相位相反；輸入電阻不高；輸出電阻取決于Rc的數(shù)值。若要減小輸出電阻，需要減小Rc的阻值，這將影響電路的放大倍數(shù)。 共集電極電路電壓放大倍

7、數(shù)小于1；輸入和輸出信號同相；輸入電阻較高，信號源內(nèi)阻不很低時(shí)仍可獲取較大輸入信號；輸出電阻較小，所以帶負(fù)載能力較強(qiáng)。因此，它多用于輸入級或輸出級。對由于襯底耦合產(chǎn)生的輸入共模噪聲有著抑制作用11、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知）11、畫差放的兩個(gè)輸入管。（凹凸）12、畫出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。并畫出一個(gè)晶體管級的運(yùn)放電路。（仕蘭微電子）13、用運(yùn)算放大器組成一個(gè)10倍的放大器。（未知）14、給出一個(gè)簡單電路，讓你分析輸出電壓的特性（就是個(gè)積分電路），并求輸出端某點(diǎn)的 rise/fall時(shí)間。(Infineon筆試試題)15、

8、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電壓，要求繪制這兩種電路輸入電壓的頻譜，判斷這兩種電路8、給出一個(gè)差分運(yùn)放，如何相位補(bǔ)償，并畫補(bǔ)為高通濾波器，何為低通濾波器。當(dāng)RC<16、有源濾波器和無源濾波器的原理及區(qū)別?（新太硬件）17、有一時(shí)域信號S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),當(dāng)其通過低通、帶通、高通濾波器后的信號表示方式。（未知）18、選擇電阻時(shí)要考慮什么？（東信筆試題）19、在CMOS電路中，要有一個(gè)單管作為開關(guān)管精確傳遞模擬低電平，這個(gè)單管你會用P管還是N管，為什么？（仕蘭微電子）20

9、、給出多個(gè)mos管組成的電路求5個(gè)點(diǎn)的電壓。(Infineon筆試試題)21、電壓源、電流源是集成電路中經(jīng)常用到的模塊，請畫出你知道的線路結(jié)構(gòu)，簡單描述其優(yōu)缺點(diǎn)。（仕蘭微電子）22、畫電流偏置的產(chǎn)生電路，并解釋。（凹凸）23、史密斯特電路,求回差電壓。（華為面試題）24、晶體振蕩器,好像是給出振蕩頻率讓你求周期(應(yīng)該是單片機(jī)的,12分之一周期.) （華為面試題）25、LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路，分別畫出其原理圖。（仕蘭微電子）26、VCO是什么,什么參數(shù)(壓控振蕩器?) （華為面試題）27、鎖相環(huán)有哪幾部分組成？（仕蘭微電子）28、鎖相環(huán)電路組成，振蕩器（比如用D觸發(fā)器如何搭）。（

10、未知）29、求鎖相環(huán)的輸出頻率，給了一個(gè)鎖相環(huán)的結(jié)構(gòu)圖。（未知）30、如果公司做高頻電子的，可能還要RF知識，調(diào)頻，鑒頻鑒相之類，不一一列舉。（未知）31、一電源和一段傳輸線相連（長度為L,傳輸時(shí)間為T），畫出終端處波形，考慮傳輸線無損耗。給出電源電壓波形圖，要求繪制終端波形圖。（未知）32、微波電路的匹配電阻。（未知）33、DAC和ADC的實(shí)現(xiàn)各有哪些方法？（仕蘭微電子）34、A/D電路組成、工作原理。（未知）35、實(shí)際工作所需要的一些技術(shù)知識(面試容易問到)。如電路的低功耗，穩(wěn)定，高速如何做到，調(diào)運(yùn)放，布版圖注意的地方等等,一般會針對簡歷上你所寫做過的東西具體問，肯定會問得很細(xì)（所以別把什

11、么都寫上，精通之類的詞也別用太多了），這個(gè)東西各個(gè)人就不一樣了，不好說什么了。（未知）數(shù)字電路1、同步電路和異步電路的區(qū)別是什么？（仕蘭微電子）2、什么是同步邏輯和異步邏輯？（漢王筆試）同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。3、什么是"線與"邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？（漢王筆試）線與邏輯是兩個(gè)輸出信號相連可以實(shí)現(xiàn)與的功能。在硬件上，要用oc門來實(shí)現(xiàn)，由于不用oc門可能使灌電流過大，而燒壞邏輯門。 同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。4、什么是Setup 和Holdup時(shí)間？（漢王筆試）5、setup和holdup時(shí)間,區(qū)別

12、.（南山之橋）6、解釋setup time和hold time的定義和在時(shí)鐘信號延遲時(shí)的變化。（未知）7、解釋setup和hold time violation，畫圖說明，并說明解決辦法。（威盛VIA2003.11.06 上海筆試試題） Setup/hold time 是測試芯片對輸入信號和時(shí)鐘信號之間的時(shí)間要求。建立時(shí)間是指觸發(fā)器的時(shí)鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間-Setup time.如不滿足setup time,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時(shí)間是

13、指觸發(fā)器的時(shí)鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果hold time不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。建立時(shí)間(Setup Time)和保持時(shí)間（Hold time）。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信號需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時(shí)間。如果不滿足建立和保持時(shí)間的話，那么DFF將不能正確地采樣到數(shù)據(jù)，將會出現(xiàn)metastability的情況。如果數(shù)據(jù)信號在時(shí)鐘沿觸發(fā)前后持續(xù)的時(shí)間均超過建立和保持時(shí)間，那么超過量就分別被稱為建立時(shí)間裕量和保持時(shí)間裕量。8、說說對數(shù)字邏輯中的競爭和冒險(xiǎn)的理解，并舉例說明競爭和冒險(xiǎn)怎樣消除。（仕蘭微電子）9、什么是競爭與冒

14、險(xiǎn)現(xiàn)象？怎樣判斷？如何消除？（漢王筆試） 在組合邏輯中，由于門的輸入信號通路中經(jīng)過了不同的延時(shí)，導(dǎo)致到達(dá)該門的時(shí)間不一致叫競爭。產(chǎn)生毛刺叫冒險(xiǎn)。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險(xiǎn)現(xiàn)象。解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。10、你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？（漢王筆試） 常用邏輯電平：12V，5V，3.3V；TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接CMOS需要在輸出端口加一上拉電阻接到5V或者12V。11、如何解決亞穩(wěn)態(tài)。（飛

15、利浦大唐筆試） 亞穩(wěn)態(tài)是指觸發(fā)器無法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無法預(yù)測該單元的輸出電平，也無法預(yù)測何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號通道上的各個(gè)觸發(fā)器級聯(lián)式傳播下去。12、IC設(shè)計(jì)中同步復(fù)位與 異步復(fù)位的區(qū)別。（南山之橋）13、MOORE 與 MEELEY狀態(tài)機(jī)的特征。（南山之橋）14、多時(shí)域設(shè)計(jì)中,如何處理信號跨時(shí)域。（南山之橋）15、給了reg的setup,hold時(shí)間，求中間組合邏輯的delay范圍。（飛利浦大唐筆試）Delay < perio

16、d - setup hold16、時(shí)鐘周期為T,觸發(fā)器D1的建立時(shí)間最大為T1max，最小為T1min。組合邏輯電路最大延遲為T2max,最小為T2min。問，觸發(fā)器D2的建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件。（華為）17、給出某個(gè)一般時(shí)序電路的圖，有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決定最大時(shí)鐘的因素，同時(shí)給出表達(dá)式。（威盛VIA 2003.11.06 上海筆試試題）18、說說靜態(tài)、動態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。（威盛VIA 2003.11.06 上海筆試試題）19、一個(gè)四級的Mux,其中第二級信號為關(guān)鍵信號 如何改善timing。（威盛VIA 200

17、3.11.06 上海筆試試題）20、給出一個(gè)門級的圖，又給了各個(gè)門的傳輸延時(shí)，問關(guān)鍵路徑是什么，還問給出輸入，使得輸出依賴于關(guān)鍵路徑。（未知）21、邏輯方面數(shù)字電路的卡諾圖化簡，時(shí)序（同步異步差異），觸發(fā)器有幾種（區(qū)別，優(yōu)點(diǎn)），全加器等等。（未知）22、卡諾圖寫出邏輯表達(dá)使。（威盛VIA 2003.11.06 上海筆試試題）23、化簡F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well pro

18、cess.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威盛筆試題circuit design-beijing-03.11.09）25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and exp

19、lain?26、為什么一個(gè)標(biāo)準(zhǔn)的倒相器中P管的寬長比要比N管的寬長比大？（仕蘭微電子）un×Cox×W/L?27、用mos管搭出一個(gè)二輸入與非門。（揚(yáng)智電子筆試）28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。（威盛筆試題circuit design-beijing-03.11.09）29、畫出NOT,NAND

20、,NOR的符號，真值表，還有transistor level的電路。（Infineon筆試）30、畫出CMOS的圖，畫出tow-to-one mux gate。（威盛VIA 2003.11.06 上海筆試試題）31、用一個(gè)二選一mux和一個(gè)inv實(shí)現(xiàn)異或。（飛利浦大唐筆試）32、畫出Y=A*B+C的cmos電路圖。（科廣試題）33、用邏輯們和cmos電路實(shí)現(xiàn)ab+cd。（飛利浦大唐筆試）34、畫出CMOS電路的晶體管級電路圖，實(shí)現(xiàn)Y=A*B+C(D+E)。（仕蘭微電子）35、利用4選1實(shí)現(xiàn)F(x,y,z)=xz+yz'。（未知）36、給一個(gè)表達(dá)式f=xxxx+xxxx+xxxxx+xx

21、xx用最少數(shù)量的與非門實(shí)現(xiàn)（實(shí)際上就是化簡）。37、給出一個(gè)簡單的由多個(gè)NOT,NAND,NOR組成的原理圖，根據(jù)輸入波形畫出各點(diǎn)波形。（Infineon筆試）38、為了實(shí)現(xiàn)邏輯（A XOR B）OR （C AND D），請選用以下邏輯中的一種，并說明為什么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知）39、用與非門等設(shè)計(jì)全加法器。（華為）40、給出兩個(gè)門電路讓你分析異同。（華為）41、用簡單電路實(shí)現(xiàn)，當(dāng)A為輸入時(shí)，輸出B波形為（仕蘭微電子）42、A,B,C,D,E進(jìn)行投票，多數(shù)服從少數(shù)，輸出是F（也就是如果A,B,C,D,E中1的個(gè)數(shù)比0多，

22、那么F輸出為1，否則F為0），用與非門實(shí)現(xiàn)，輸入數(shù)目沒有限制。（未知）43、用波形表示D觸發(fā)器的功能。（揚(yáng)智電子筆試）44、用傳輸門和倒向器搭一個(gè)邊沿觸發(fā)器。（揚(yáng)智電子筆試）45、用邏輯們畫出D觸發(fā)器。（威盛VIA 2003.11.06 上海筆試試題）46、畫出DFF的結(jié)構(gòu)圖,用verilog實(shí)現(xiàn)之。（威盛）47、畫出一種CMOS的D鎖存器的電路圖和版圖。（未知）48、D觸發(fā)器和D鎖存器的區(qū)別。（新太硬件面試）49、簡述latch和filp-flop的異同。（未知）50、LATCH和DFF的概念和區(qū)別。（未知）51、latch與register的區(qū)別,為什么現(xiàn)在多用register.行為級描述

23、中l(wèi)atch如何產(chǎn)生的。（南山之橋）52、用D觸發(fā)器做個(gè)二分顰的電路.又問什么是狀態(tài)圖。（華為）53、請畫出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路？（漢王筆試）54、怎樣用D觸發(fā)器、與或非門組成二分頻電路？（東信筆試）55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分頻？56、用filp-flop和logic-gate設(shè)計(jì)一個(gè)1位加法器，輸入carryin和current-stage，輸出carryout和next-stage. （未知）57、用D觸發(fā)器做個(gè)4進(jìn)制的計(jì)數(shù)。（華為）58、實(shí)現(xiàn)N位Johnson C

24、ounter,N=5。（南山之橋）59、用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的7進(jìn)制循環(huán)計(jì)數(shù)器，15進(jìn)制的呢？（仕蘭微電子）60、數(shù)字電路設(shè)計(jì)當(dāng)然必問Verilog/VHDL，如設(shè)計(jì)計(jì)數(shù)器。（未知）61、BLOCKING NONBLOCKING 賦值的區(qū)別。（南山之橋）65、請用HDL描述四位的全加法器、5分頻電路。（仕蘭微電子）66、用VERILOG或VHDL寫一段代碼，實(shí)現(xiàn)10進(jìn)制計(jì)數(shù)器。（未知）67、用VERILOG或VHDL寫一段代碼，實(shí)現(xiàn)消除一個(gè)glitch。（未知）68、一個(gè)狀態(tài)機(jī)的題目用verilog實(shí)現(xiàn)（不過這個(gè)狀態(tài)機(jī)畫的實(shí)在比較差，很容易誤解的）。（威盛VIA 2003.11

25、.06 上海筆試試題）69、描述一個(gè)交通信號燈的設(shè)計(jì)。（仕蘭微電子）70、畫狀態(tài)機(jī)，接受1，2，5分錢的賣報(bào)機(jī)，每份報(bào)紙5分錢。（揚(yáng)智電子筆試）71、設(shè)計(jì)一個(gè)自動售貨機(jī)系統(tǒng)，賣soda水的，只能投進(jìn)三種硬幣，要正確的找回錢數(shù)。 （1）畫出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語法要符合fpga設(shè)計(jì)的要求。（未知）72、設(shè)計(jì)一個(gè)自動飲料售賣機(jī)，飲料10分錢，硬幣有5分和10分兩種，并考慮找零：（1）畫出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語法要符合fpga設(shè)計(jì)的要求；（3）設(shè)計(jì)工程中可使用的工具及設(shè)計(jì)大致過程。（未知）73、畫出可以檢測10010串的狀態(tài)圖,并veril

26、og實(shí)現(xiàn)之。（威盛）74、用FSM實(shí)現(xiàn)101101的序列檢測模塊。（南山之橋）a為輸入端，b為輸出端，如果a連續(xù)輸入為1101則b輸出為1，否則為0。例如a： 0001100110110100100110 b： 0000000000100100000000 請畫出state machine；請用RTL描述其state machine。（未知）78、sram，falsh memory，及dram的區(qū)別？（新太硬件面試）79、給出單管DRAM的原理圖(西電版數(shù)字電子技術(shù)基礎(chǔ)作者楊頌華、馮毛官205頁圖914b)，問你有什么辦法提高refresh time，總共有5個(gè)問題，記不起來了。（降低溫度，增

27、大電容存儲容量）（Infineon筆試）81、名詞:sram,ssram,sdram名詞IRQ,BIOS,USB,VHDL,SDRIRQ: Interrupt ReQuestBIOS: Basic Input Output SystemUSB: Universal Serial BusVHDL: VHIC Hardware Description LanguageSDR: Single Data Rate壓控振蕩器的英文縮寫(VCO)。動態(tài)隨機(jī)存儲器的英文縮寫(DRAM)。名詞解釋，無聊的外文縮寫罷了，比如PCI、ECC、DDR、interrupt、pipeline、IRQ,BIOS,USB,

28、VHDL,VLSI VCO(壓控振蕩器) RAM (動態(tài)隨機(jī)存儲器)，F(xiàn)IR IIR DFT(離散傅立葉變換)或者是中文的，比如：a.量化誤差 b.直方圖 c.白平衡3、什么叫做OTP片(OTP（一次性可編程）)、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目）OTP與掩膜 OTP是一次性寫入的單片機(jī)。過去認(rèn)為一個(gè)單片機(jī)產(chǎn)品的成熟是以投產(chǎn)掩膜型單片機(jī)為標(biāo)志的。由于掩膜需要一定的生產(chǎn)周期，而OTP型單片機(jī)價(jià)格不斷下降，使得近年來直接使用OTP完成最終產(chǎn)品制造更為流行。它較之掩膜具有生產(chǎn)周期短、風(fēng)險(xiǎn)小的特點(diǎn)。近年來，OTP型單片機(jī)需量大幅度上揚(yáng)，為適應(yīng)這種需求許多單片機(jī)都采用了在片編程技術(shù)(In Sys

29、tem Programming)。未編程的OTP芯片可采用裸片Bonding技術(shù)或表面貼技術(shù)，先焊在印刷板上，然后通過單片機(jī)上引出的編程線、串行數(shù)據(jù)、時(shí)鐘線等對單片機(jī)編程。解決了批量寫OTP 芯片時(shí)容易出現(xiàn)的芯片與寫入器接觸不好的問題。使OTP的裸片得以廣泛使用，降低了產(chǎn)品的成本。編程線與I/O線共用，不增加單片機(jī)的額外引腳。而一些生產(chǎn)廠商推出的單片機(jī)不再有掩膜型，全部為有ISP功能的OTP。4、你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種？（仕蘭微面試題目）5、描述你對集成電路設(shè)計(jì)流程的認(rèn)識。（仕蘭微面試題目）一般來說asic和fpga/cpld沒有關(guān)系！fpga是我們在小批量或者實(shí)驗(yàn)中采用的，生

30、活中的電子器件上很少見到的。而asic是通過掩膜得到的，它是不可被修改的。至于流程，應(yīng)該是前端、綜合、仿真、后端、檢查、加工、測試、封裝。6、簡述FPGA等可編程邏輯器件設(shè)計(jì)流程。（仕蘭微面試題目）通?？蓪PGA/CPLD設(shè)計(jì)流程歸納為以下7個(gè)步驟，這與ASIC設(shè)計(jì)有相似之處。1.設(shè)計(jì)輸入。在傳統(tǒng)設(shè)計(jì)中，設(shè)計(jì)人員是應(yīng)用傳統(tǒng)的原理圖輸入方法來開始設(shè)計(jì)的。自90年代初， Verilog、VHDL、AHDL等硬件描述語言的輸入方法在大規(guī)模設(shè)計(jì)中得到了廣泛應(yīng)用。2.前仿真（功能仿真）。設(shè)計(jì)的電路必須在布局布線前驗(yàn)證電路功能是否有效。（ASCI設(shè)計(jì)中，這一步驟稱為第一次Sign-off）PLD設(shè)計(jì)中，

31、有時(shí)跳過這一步。 3.設(shè)計(jì)編譯。設(shè)計(jì)輸入之后就有一個(gè)從高層次系統(tǒng)行為設(shè)計(jì)向門級邏輯電路設(shè)轉(zhuǎn)化翻譯過程，即把設(shè)計(jì)輸入的某種或某幾種數(shù)據(jù)格式(網(wǎng)表)轉(zhuǎn)化為軟件可識別的某種數(shù)據(jù)格式(網(wǎng)表)。 4.優(yōu)化。對于上述綜合生成的網(wǎng)表，根據(jù)布爾方程功能等效的原則，用更小更快的綜合結(jié)果代替一些復(fù)雜的單元，并與指定的庫映射生成新的網(wǎng)表，這是減小電路規(guī)模的一條必由之路。 5.布局布線。在PLD設(shè)計(jì)中，3-5步可以用PLD廠家提供的開發(fā)軟件（如 Maxplus2）自動一次完成。 6.后仿真（時(shí)序仿真）需要利用在布局布線中獲得的精確參數(shù)再次驗(yàn)證電路的時(shí)序。（ASCI設(shè)計(jì)中，這一步驟稱為第二次Signoff）。 7.生產(chǎn)

32、。布線和后仿真完成之后，就可以開始ASCI或PLD芯片的投產(chǎn)7、IC設(shè)計(jì)前端到后端的流程和eda工具。（未知）邏輯設(shè)計(jì)-子功能分解-詳細(xì)時(shí)序框圖-分塊邏輯仿真-電路設(shè)計(jì)(RTL級描述)-功能仿真-綜合(加時(shí)序約束和設(shè)計(jì)庫)-電路網(wǎng)表-網(wǎng)表仿真)-預(yù)布局布線(SDF文件)-網(wǎng)表仿真(帶延時(shí)文件)-靜態(tài)時(shí)序分析-布局布線-參數(shù)提取-SDF文件-后仿真-靜態(tài)時(shí)序分析-測試向量生成-工藝設(shè)計(jì)與生產(chǎn)-芯片測試-芯片應(yīng)用，在驗(yàn)證過程中出現(xiàn)的時(shí)序收斂，功耗，面積問題，應(yīng)返回前端的代碼輸入進(jìn)行重新修改，再仿真，再綜合，再驗(yàn)證，一般都要反復(fù)好幾次才能最后送去foundry廠流片。9、Asic的design fl

33、ow（設(shè)計(jì)流程）。（威盛VIA 2003.11.06 上海筆試試題）()11、集成電路前段設(shè)計(jì)流程，寫出相關(guān)的工具。（揚(yáng)智電子筆試）先介紹下IC開發(fā)流程：1.）代碼輸入（design input)用vhdl或者是verilog語言來完成器件的功能描述，生成hdl代碼語言輸入工具：SUMMIT VISUALHDL MENTOR RENIOR圖形輸入: composer(cadence); viewlogic (viewdraw)2.）電路仿真（circuit simulation)將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否正確數(shù)字電路仿真工具： Verolog： CADENCE Veroli

34、g-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim模擬電路仿真工具： *ANTI HSpice pspice，spectre micro microwave: eesoft : hp3.）邏輯綜合（synthesis tools) 邏輯綜合工具可以將設(shè)計(jì)思想vhd代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路；將初級仿真中所沒有考慮的門沿（gates delay）反標(biāo)到生成的門級網(wǎng)表中,返回電路仿真階段進(jìn)行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。12、請簡述一下設(shè)計(jì)后端的整個(gè)流

35、程？（仕蘭微面試題目）13、是否接觸過自動布局布線？請說出一兩種工具軟件。自動布局布線需要哪些基本元素？（仕蘭微面試題目）Protel Protel99是基于Win95/Win NT/Win98/Win2000的純32位電路設(shè)計(jì)制版系統(tǒng)。Protel99提供了一個(gè)集成的設(shè)計(jì)環(huán)境，包括了原理圖設(shè)計(jì)和PCB布線工具，集成的設(shè)計(jì)文檔管理，支持通過網(wǎng)絡(luò)進(jìn)行工作組協(xié)同設(shè)計(jì)功能。14、描述你對集成電路工藝的認(rèn)識。（仕蘭微面試題目）集成電路是采用半導(dǎo)體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合成完整的電子電路。它在電路中用字母“IC”

36、（也有用文字符號“N”等）表示。（一）按功能結(jié)構(gòu)分類集成電路按其功能、結(jié)構(gòu)的不同，可以分為模擬集成電路和數(shù)字集成電路兩大類。模擬集成電路用來產(chǎn)生、放大和處理各種模擬信號（指幅度隨時(shí)間邊疆變化的信號。例如半導(dǎo)體收音機(jī)的音頻信號、錄放機(jī)的磁帶信號等），而數(shù)字集成電路用來產(chǎn)生、放大和處理各種數(shù)字信號（指在時(shí)間上和幅度上離散取值的信號。例如VCD、DVD重放的音頻信號和視頻信號）。（二）按制作工藝分類 集成電路按制作工藝可分為半導(dǎo)體集成電路和薄膜集成電路。膜集成電路又分類厚膜集成電路和薄膜集成電路。（三）按集成度高低分類 集成電路按集成度高低的不同可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路和

37、超大規(guī)模集成電路。（四）按導(dǎo)電類型不同分類 集成電路按導(dǎo)電類型可分為雙極型集成電路和單極型集成電路。 雙極型集成電路的制作工藝復(fù)雜，功耗較大，代表集成電路有TTL、ECL、HTL、LST-TL、STTL等類型。單極型集成電路的制作工藝簡單，功耗也較低，易于制成大規(guī)模集成電路，代表集成電路有CMOS、NMOS、PMOS等類型。（五）按用途分類 集成電路按用途可分為電視機(jī)用集成電路。音響用集成電路、影碟機(jī)用集成電路、錄像機(jī)用集成電路、電腦（微機(jī)）用集成電路、電子琴用集成電路、通信用集成電路、照相機(jī)用集成電路、遙控集成電路、語言集成電路、報(bào)警器用集成電路及各種專用集成電路。 電視機(jī)用集成電路包括行、

38、場掃描集成電路、中放集成電路、伴音集成電路、彩色解碼集成電路、AV/TV轉(zhuǎn)換集成電路、開關(guān)電源集成電路、遙控集成電路、麗音解碼集成電路、畫中畫處理集成電路、微處理器（CPU）集成電路、存儲器集成電路等。音響用集成電路包括AM/FM高中頻電路、立體聲解碼電路、音頻前置放大電路、音頻運(yùn)算放大集成電路、音頻功率放大集成電路、環(huán)繞聲處理集成電路、電平驅(qū)動集成電路、電子音量控制集成電路、延時(shí)混響集成電路、電子開關(guān)集成電路等。 影碟機(jī)用集成電路有系統(tǒng)控制集成電路、視頻編碼集成電路、MPEG解碼集成電路、音頻信號處理集成電路、音響效果集成電路、RF信號處理集成電路、數(shù)字信號處理集成電路、伺服集成電路、電動機(jī)

39、驅(qū)動集成電路等。 錄像機(jī)用集成電路有系統(tǒng)控制集成電路、伺服集成電路、驅(qū)動集成電路、音頻處理集成電路、視頻處理集成電路。15、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么？（仕蘭微面試題目）制造工藝：我們經(jīng)常說的0.18微米、0.13微米制程，就是指制造工藝了。制造工藝直接關(guān)系到cpu的電氣性能。而0.18微米、0.13微米這個(gè)尺度就是指的是cpu核心中線路的寬度。線寬越小，cpu的功耗和發(fā)熱量就越低，并可以工作在更高的頻率上了。所以以前0.18微米的cpu最高的頻率比較低，用0.13微米制造工藝的cpu會比0.18微米的制造工藝的發(fā)熱量低都是這個(gè)道理了。16、請描述一下國

40、內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目） 根據(jù)摻入的雜質(zhì)不同，雜質(zhì)半導(dǎo)體可以分為N型和P型兩大類。 N型半導(dǎo)體中摻入的雜質(zhì)為磷等五價(jià)元素，磷原子在取代原晶體結(jié)構(gòu)中的原子并構(gòu)成共價(jià)鍵時(shí)，多余的第五個(gè)價(jià)電子很容易擺脫磷原子核的束縛而成為自由電子，于是半導(dǎo)體中的自由電子數(shù)目大量增加，自由電子成為多數(shù)載流子，空穴則成為少數(shù)載流子。P型半導(dǎo)體中摻入的雜質(zhì)為硼或其他三價(jià)元素，硼原子在取代原晶體結(jié)構(gòu)中的原子并構(gòu)成共價(jià)鍵時(shí)，將因缺少一個(gè)價(jià)電子而形成一個(gè)空穴，于是半導(dǎo)體中的空穴數(shù)目大量增加，空穴成為多數(shù)載流子，而自由電子則成為少數(shù)載流子。18、描述CMOS電路中閂

41、鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？（仕蘭微面試題目）Latch-up 閂鎖效應(yīng)，又稱寄生PNPN效應(yīng)或可控硅整流器( SCR, Silicon Controlled Rectifier )效應(yīng)。在整體硅的CMOS管下，不同極性攙雜的區(qū)域間都會構(gòu)成P-N結(jié)，而兩個(gè)靠近的反方向的P-N結(jié)就構(gòu)成了一個(gè)雙極型的晶體三極管。因此CMOS管的下面會構(gòu)成多個(gè)三極管，這些三極管自身就可能構(gòu)成一個(gè)電路。這就是MOS管的寄生三極管效應(yīng)。如果電路偶爾中出現(xiàn)了能夠使三極管開通的條件，這個(gè)寄生的電路就會極大的影響正常電路的運(yùn)作，會使原本的MOS電路承受比正常工作大得多的電流，可能使電路迅速的燒毀。Latch-up狀態(tài)下器件

42、在電源與地之間形成短路，造成大電流、EOS（電過載）和器件損壞。19、解釋latch-up現(xiàn)象和Antenna effect和其預(yù)防措施.（科廣試題）20、什么叫Latchup? 閂鎖效應(yīng)，又稱寄生PNPN效應(yīng)或可控硅整流器( SCR, Silicon Controlled Rectifier )效應(yīng)。21、什么叫短窄溝效應(yīng)? （科廣試題）當(dāng)JFET或MESFET溝道較短，<1um的情況下，這樣的器件溝道內(nèi)電場很高，載流子民飽合速度通過溝道，因而器件的工作速度得以提高，載流子漂移速度，通常用分段來描述，認(rèn)為電場小于某一臨界電場時(shí)，漂移速度與近似與電場強(qiáng)成正比，遷移率是常數(shù)，當(dāng)電場高于臨界

43、時(shí)，速度飽和是常數(shù)。所以在短溝道中，速度是飽和的，漏極電流方程也發(fā)生了變化，這種由有況下飽和電流不是由于溝道夾斷引起的而是由于速度飽和。窄溝道效應(yīng)是由于溝道寬度方向邊緣上表面耗盡區(qū)的側(cè)向擴(kuò)散，柵電極上的正電荷發(fā)出的電場線除大部分終止于耗盡區(qū)外還終止于側(cè)向擴(kuò)散區(qū)，是閾值電壓上升。22、什么是NMOS、PMOS、CMOS？什么是增強(qiáng)型、耗盡型？什么是PNP、NPN？他們有什么差別？（仕蘭微面試題目）23、硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕蘭微面試題目）24、畫出CMOS晶體管的CROSS-OVER圖（應(yīng)該是縱剖面圖），給出所有可能的傳輸特性和轉(zhuǎn)移特性。（

44、Infineon筆試試題）25、以interver為例,寫出N阱CMOS的process流程,并畫出剖面圖。（科廣試題）26、Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal,poly and diffusion in tranditional CMOS process.（威盛筆試題circuit design-beijing-03.11.09）27、說明mos一半工作在什么區(qū)。（凹凸的題目和面試）28、畫p-bulk 的nmos截面圖。（凹凸的題目

45、和面試）29、寫schematic note（？）， 越多越好。（凹凸的題目和面試）30、寄生效應(yīng)在ic設(shè)計(jì)中怎樣加以克服和利用。（未知）31、太底層的MOS管物理特性感覺一般不大會作為筆試面試題，因?yàn)槿俏㈦娮游锢?，公式推?dǎo)太羅索，除非面試出題的是個(gè)老學(xué)究。IC設(shè)計(jì)的話需要熟悉的軟件: Cadence, Synopsys, Avant，UNIX當(dāng)然也要大概會操作。32、unix 命令cp -r, rm,uname。（揚(yáng)智電子筆試）_ 單片機(jī)、MCU、計(jì)算機(jī)原理1、簡單描述一個(gè)單片機(jī)系統(tǒng)的主要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。（仕蘭微面試題目）2

46、、畫出8031與2716（2K*8ROM）的連線圖，要求采用三-八譯碼器，8031的P2.5,P2.4和P2.3參加譯碼，基本地址范圍為3000H-3FFFH。該2716有沒有重疊地址？根據(jù)是什么？若有，則寫出每片2716的重疊地址范圍。（仕蘭微面試題目）3、用8051設(shè)計(jì)一個(gè)帶一個(gè)8*16鍵盤加驅(qū)動八個(gè)數(shù)碼管（共陽）的原理圖。（仕蘭微面試題目）4、PCI總線的含義是什么？PCI總線的主要特點(diǎn)是什么？ （仕蘭微面試題目）5、中斷的概念？簡述中斷的過程。（仕蘭微面試題目）6、如單片機(jī)中斷幾個(gè)/類型，編中斷程序注意什么問題；（未知）7、要用一個(gè)開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動機(jī)的轉(zhuǎn)速，程序由8051

47、完成。簡單原理如下：由P3.4輸出脈沖的占空比來控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K0八個(gè)開關(guān)來設(shè)置，直接與P1口相連（開關(guān)撥到下方時(shí)為"0"，撥到上方時(shí)為"1"，組成一個(gè)八位二進(jìn)制數(shù)N），要求占空比為N/256。 （仕蘭微面試題目）下面程序用計(jì)數(shù)法來實(shí)現(xiàn)這一功能，請將空余部分添完整。 MOV P1，#0FFH LOOP1 ：MOV R4，#0FFH - MOV R3，#00H LOOP2 ：MOV A，P1 - SUBB A，R3 JNZ SKP1 - SKP1：MOV C，70H MOV P3.4，C ACALL DELAY ：此延時(shí)子

48、程序略 - - AJMP LOOP1 8、單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，首先要檢查什么？（東信筆試題）9、What is PC Chipset? （揚(yáng)智電子筆試） 芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對CPU的類型和主頻、內(nèi)存的類型和最大容量、ISA/PCI/AGP插槽、ECC糾錯(cuò)等支持。南橋芯片則提供對KBC（鍵盤控制器）、RTC（實(shí)時(shí)時(shí)鐘控制器）、USB（通用串行總線）、Ultra DMA/33(66)EIDE數(shù)據(jù)傳輸方式和ACPI（高級能源管理）等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱為主橋（Host Bridg

49、e）。 除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級的加速集線架構(gòu)發(fā)展，Intel的8xx系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直接接入主芯片，能夠提供比PCI總線寬一倍的帶寬，達(dá)到了266MB/s。10、如果簡歷上還說做過cpu之類，就會問到諸如cpu如何工作，流水線之類的問題。（未知）11、計(jì)算機(jī)的基本組成部分及其各自的作用。（東信筆試題）12、請畫出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器/緩沖器）。 （漢王筆試）13、cache的主要部分什么的。（威盛VIA 2003.11.06 上海筆試試題）14、

50、同步異步傳輸?shù)牟町悾ㄎ粗?5、串行通信與同步通信異同,特點(diǎn),比較。（華為面試題）16、RS232c高電平脈沖對應(yīng)的TTL邏輯是?(負(fù)邏輯?) （華為面試題）_ 信號與系統(tǒng)1、的話音頻率一般為3003400HZ，若對其采樣且使信號不失真，其最小的采樣頻率應(yīng)為多大？若采用8KHZ的采樣頻率，并采用8bit的PCM編碼，則存儲一秒鐘的信號數(shù)據(jù)量有多大？（仕蘭微面試題目）2、什么耐奎斯特定律,怎么由模擬信號轉(zhuǎn)為數(shù)字信號。（華為面試題）3、如果模擬信號的帶寬為 5khz,要用8K的采樣率，怎么辦？ (lucent) 兩路？4、信號與系統(tǒng):在時(shí)域與頻域關(guān)系。（華為面試題）5、給出時(shí)域信號，求其直流分量。

51、（未知）6、給出一時(shí)域信號，要求（1）寫出頻率分量，（2）寫出其傅立葉變換級數(shù)；（3）當(dāng)波形經(jīng)過低通濾波器濾掉高次諧波而只保留一次諧波時(shí)，畫出濾波后的輸出波形。（未知）7、sketch 連續(xù)正弦信號和連續(xù)矩形波(都有圖)的傅立葉變換 。（Infineon筆試試題）8、拉氏變換和傅立葉變換的表達(dá)式及聯(lián)系。（新太硬件面題）_ DSP、嵌入式、軟件等1、請用方框圖描述一個(gè)你熟悉的實(shí)用數(shù)字信號處理系統(tǒng)，并做簡要的分析；如果沒有，也可以自己設(shè)計(jì)一個(gè)簡單的數(shù)字信號處理系統(tǒng)，并描述其功能及用途。（仕蘭微面試題目）2、數(shù)字濾波器的分類和結(jié)構(gòu)特點(diǎn)。（仕蘭微面試題目）3、IIR，F(xiàn)IR濾波器的異同。（新太硬件面題

52、）4、拉氏變換與Z變換公式等類似東西，隨便翻翻書把如.h(n)=-a*h(n-1)+b*(n) a.求h(n)的z變換；b.問該系統(tǒng)是否為穩(wěn)定系統(tǒng)；c.寫出FIR數(shù)字濾波器的差分方程；（未知）5、DSP和通用處理器在結(jié)構(gòu)上有什么不同，請簡要畫出你熟悉的一種DSP結(jié)構(gòu)圖。（信威dsp軟件面試題）6、說說定點(diǎn)DSP和浮點(diǎn)DSP的定義（或者說出他們的區(qū)別）（信威dsp軟件面試題）7、說說你對循環(huán)尋址和位反序?qū)ぶ返睦斫?（信威dsp軟件面試題）8、請寫出【8，7】的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。用Q15表示出0.5和0.5.（信威dsp軟件面試題）9、DSP的結(jié)構(gòu)（哈佛結(jié)構(gòu)）；（未知）10、嵌入式處理器

53、類型(如ARM)，操作系統(tǒng)種類（Vxworks,ucos,winCE,linux），操作系統(tǒng)方面偏CS方向了，在CS篇里面講了；（未知）11、有一個(gè)LDO芯片將用于對手機(jī)供電，需要你對他進(jìn)行評估，你將如何設(shè)計(jì)你的測試項(xiàng)目？12、某程序在一個(gè)嵌入式系統(tǒng)（200M CPU，50M SDRAM）中已經(jīng)最優(yōu)化了，換到零一個(gè)系統(tǒng)（300M CPU，50M SDRAM）中是否還需要優(yōu)化？ （Intel） 13、請簡要描述HUFFMAN編碼的基本原理及其基本的實(shí)現(xiàn)方法。（仕蘭微面試題目）14、說出OSI七層網(wǎng)絡(luò)協(xié)議中的四層（任意四層）。（仕蘭微面試題目）15、A） （仕蘭微面試題目）i nclude void testf(int*p) *p+=1; main() int *n,m2; n=m; m0=1; m1=8; testf(n); printf("Data value is %d "