DA和AD轉(zhuǎn)換電路圖

1、第11章MCS-51與D/A轉(zhuǎn)換器、A/D轉(zhuǎn)換器的接口非電物理量(溫度、壓力、流量、速度等)、，繆 經(jīng)傳感器轉(zhuǎn)換成模擬電信號(hào)(電壓或電流)，必須轉(zhuǎn)換成數(shù)字量，才能在單片機(jī)中處理。數(shù)字量，也常常需要轉(zhuǎn)換為模擬信號(hào)。A/D轉(zhuǎn)換器(ADC):模擬量-數(shù)字量的器件, D/械換器(DAC):數(shù)字量-模擬量的器件。只需合理選用商品化的大規(guī)模ADC、DAC芯片，T 解引腳及功能以及與單片機(jī)的接口設(shè)計(jì)。11. 1 MCS-51 與 DAC 的接口11. 1. 1D/磁換器概述1.概述輸入：數(shù)字量，輸出：模擬量。轉(zhuǎn)換過程：送到DAC的各位二進(jìn)制數(shù)按其權(quán)的大小 轉(zhuǎn)換為相應(yīng)的模擬分量，再把各模擬分量疊加，其和 就是

2、D/A轉(zhuǎn)換的結(jié)果。使用D/嶺換器時(shí)，要注意區(qū)分: * D/儼換器的輸出形式； *內(nèi)部是否帶有鎖存器。(1)輸出形式兩種輸出形式：電壓輸出形式與電流輸出形式。電流輸出的D/A轉(zhuǎn)換器，如需模擬電壓輸出，可在其輸出端加一個(gè)I換電路°（2） D/A轉(zhuǎn)換器內(nèi)部是否帶有鎖存器D/儼換需要一定時(shí)間，這段時(shí)間內(nèi)輸入端的數(shù)字量應(yīng)穩(wěn)定，為此應(yīng)在數(shù)字量輸入端之前設(shè)置鎖存器, 以提供數(shù)據(jù)鎖存功能。根據(jù)芯片內(nèi)是否帶有鎖存器, 可分為內(nèi)部無鎖存器的和內(nèi)部有鎖存器的兩類。*內(nèi)部無鎖存器的D/A轉(zhuǎn)換器可與P1、P2口直接相接（因P1 口和P2口的輸出有鎖存 功能）。但與P0口相接，需增加鎖存器。*內(nèi)部帶有鎖存器的D

3、/A轉(zhuǎn)換器內(nèi)部不但有鎖存器，還包括地址譯碼電路，有的還 有雙重或多重的數(shù)據(jù)緩沖電路，可與MCS-51的P0口直 接相接。2.主要技術(shù)指標(biāo)(1)分辨率輸入給DAC的單位數(shù)字量變化引起的模擬量輸出的變化，通常定義為輸出滿刻度值與勿之比。顯然，二<rJ進(jìn)制位數(shù)越多，分辨率越高。例如，若滿量程為10V,根據(jù)定義則分辨率為10V/2no設(shè)8位D/A轉(zhuǎn)換，即n=8,分辨率為10V/2"=39. 1mV,該值占滿量程的0. 391%,用1LSB表示。同理：10位 D/A： 1 LSB=9. 77mV=0. 1% 滿量程12位 D/A： 1 LSB=2. 44mV=0 024% 滿量程根據(jù)對(duì)D

4、AC分辨率的需要，來選定DAC的位數(shù)。(2)建立時(shí)間描述DAC轉(zhuǎn)換快慢的參數(shù)，表明轉(zhuǎn)換速度。定義：為從輸入數(shù)字量到輸出達(dá)到終值誤差(1/2) LS(最低有效位)時(shí)所需的時(shí)間。電流輸出時(shí)間較短，電 壓輸出的，加上1-磔換的時(shí)間，因此建立時(shí)間要長(zhǎng) 一些?？焖貲AC可達(dá)gs以下。(3)精度理想情況，精度與分辨率基本一致，位數(shù)越多 精度越高。但由于電源電壓、參考電壓、電阻等各種 因素存在著誤差，精度與分辨率并不完全一致。位數(shù)相同，分辨率則相同，但相同位數(shù)的不同轉(zhuǎn) 換器精度會(huì)有所不同。例如，某型號(hào)的8位DACR度為 0. 19%,另一型號(hào)的8位DAC精度為0. 05%。11. 1.2 MCS-51 與

5、8位 DAC0832的接口 1. DAC0832®片介紹 (DDAC0832的特性美國(guó)國(guó)家半導(dǎo)體公司產(chǎn)品，具有兩個(gè)輸入數(shù)據(jù)寄存器的8位DAC,能直接與MCS-51單片機(jī)相連。主要特性如T：*分辨率為8位；*電流輸出，穩(wěn)定時(shí)間為gs；*可雙緩沖輸入、單緩沖輸入或直接數(shù)字輸入;*單一電源供電（+5+15V）；(2) DAC0832的引腳及邏輯結(jié)構(gòu) 引腳：囪匚1201 cc伽1匚219=1LEAGND 匚318T1WR2ZV3匚4DAC 17二 XFER0832DJ2匚516 r>/4ZV1匚615DI5(LSB)ZV0 匚714Z|Z)Z6/ref 匚813 £>7

6、7(MSB)心b匚912口，OUT2DGND 匚1011ZZI OUTl11-1DAC0832的邏輯結(jié)構(gòu):切6嗚DI 4D/3趙DI2o DIlo- DIOo-ILEo-亙1WRio-LE2& M8 位 DAC 寄存器8位輸入 寄存器1 QfVR2o4o XFERo<3& M38 位 D/A 轉(zhuǎn)換電路DAC0832I1112；知 7OUT14agnd2"ccODGND11-2引腳功能：DIODI7： 8位數(shù)字信號(hào)輸入端CS*：片選端。ILE：數(shù)據(jù)鎖存允許控制端，高電平有效。WR1*：輸入寄存器寫選通控制端。當(dāng)CS*=O、ILE=hWR1*=O時(shí)，數(shù)據(jù)信號(hào)被鎖存在

7、輸入寄存器中。 XFER*：數(shù)據(jù)傳送控制。1TJWR2* : DAC寄存器寫選通控制端。當(dāng)XFER*=O, WR2* =0時(shí)，輸入寄存器狀態(tài)傳入DAC寄存器中。IOUTi:電流輸出1端，輸入數(shù)字量全“們時(shí)，I0UT1最 大,輸入數(shù)字量全為叫戸時(shí)，10UT1最小。IOUT2: D/A轉(zhuǎn)換器電流輸出2端，I0UT2+I0UTi=常數(shù)。Rfb:外部反饋信號(hào)輸入端，內(nèi)部已有反饋電阻叫b， 根據(jù)需要也可外接反饋電阻。Vcc：電源輸入端，可在+5V，s15V圍內(nèi)。DGND：數(shù)字信號(hào)地。AGND：模擬信號(hào)地?！?位輸入寄存器"用于存放CPU送來的數(shù)字量，使輸入 數(shù)字量得到緩沖和鎖存，由LE1*控制

8、；“8位DAC寄存器另存放待轉(zhuǎn)換的數(shù)字量，由LE2*控制;“8位D/A轉(zhuǎn)換電路”由T型電阻網(wǎng)絡(luò)和電子開關(guān)組成，T型電阻網(wǎng)絡(luò)輸出和數(shù)字量成正比的模擬電流。2. DAC的應(yīng)用 接口與DAC的具體應(yīng)用有關(guān)。(1) 單極性電壓輸出單極性模擬電壓輸出，可采用圖1卜5或圖1卜9所 示接線。輸出電壓V。泌與輸入數(shù)字量B的關(guān)系：Vout = 一 (B/256) *VRFE式中，B=b727+ b626+b12W b02。；為0時(shí)，V°ut也為0,輸入數(shù)字量為255時(shí)，V°ut為最大值，單極性。(2) 雙極性電壓輸出雙極性電壓輸出，采用圖11-3接線:由上式，在選用+Vr扌時(shí)，（1）若輸入數(shù)

9、字量b7=1, 則為正；（2）若輸入數(shù)字量b7=0,則V°ut為負(fù)。在選用-VreF時(shí)，Vout與+Vref時(shí)極性相反。(3) DACffl作程控放大器DAC還可作程控放大器，見圖1卜4。11-4DAC的輸出和輸入之間的關(guān)系：Vout = -Vin*(256/B)256/B看作放大倍數(shù)。但輸入數(shù)字量B不得為切”。3. MCS-51 與DAC0832的接口電路(1)單緩沖方式DAC0832的兩個(gè)數(shù)據(jù)緩沖器有一個(gè)處于直通方式， 另一個(gè)處于受控的鎖存方式。在不要求多路輸出同步的情況下，可采用單緩沖方 式。單緩沖方式的接口如圖11-5:DAC0832WRP0.7IPO.O8031ALEEA-

10、A鎖存器GWR11817FEHD+5 VO1911-5WR2V REF XFERCSILED17$DIO【OUTl【OUT2121111-2由圖11-2, WR2卡和XFER*接地，故DAC0832的“8位DAC寄存器” 011-2）處于直通方式。吒位輸入寄存器沙受CS*和WR1*端控制，且由譯碼器輸出端FEH送來（也可 由P2口的某一根口線來控制）。因此，8031執(zhí)行如下 兩條指令就可在WR1*和CS*上產(chǎn)生低電平信號(hào)，使0832接收8031送來的數(shù)字量。MOV RO, #OFEHMOVXRO, A；DAC地址FEH-*RO；WR*和譯碼器FEH輸出端有效現(xiàn)說明DAC083洋緩沖方式的應(yīng)用。

11、0011-1 DAC0832用作波形發(fā)生器。分別寫出產(chǎn)生鋸齒波、三角波和矩形波的程序。鋸齒波的產(chǎn)生ORGSTART:MOVMOVLOOP: MOVXINCSJMP2OOOHRO, #OFEHA, #OOHRO, AALOOP；DAC地址FEH-> RO;數(shù)字量一A;數(shù)字量一D/A轉(zhuǎn)換器;數(shù)字量逐次加111-6輸入數(shù)字量從0開始，逐次加1,為FFH時(shí)，力口則 清0,模擬輸出又為0,然后又循環(huán)，輸出鋸齒波，如 圖11-6o每一上升斜邊分256個(gè)小臺(tái)階，每個(gè)小臺(tái)階暫留 時(shí)間為執(zhí)行后三條指令所需要的時(shí)間。(1) 三角波的產(chǎn)生ORG2000HSTART:MOVRO, #OFEHMOVA, #00H

12、UP:MOVXR0, A ；三角波上升邊INCAJNZUPDOWN:DECA； A=0時(shí)再減1又為FFHMOVXR0, AJNZdown;三角波下降邊SJMPUP(2) 矩形波的產(chǎn)生ORG 2000HSTART: MOVLOOP: MOVRO, #OFEHA, #data1MOVXRO, ALCALL DELAY1MOV A, #data2;置矩形波上限電平;調(diào)用高電平延時(shí)程序MOVX;置矩形波下限電平LCALL DELAY2;調(diào)用低電平延時(shí)程序SJMP LOOP:重復(fù)進(jìn)行下一個(gè)周期上限電平一一下限電平11-8DELAYK DELAY2為兩個(gè)延時(shí)程序，決定矩形波高、 低電平時(shí)的持續(xù)時(shí)間。頻率也

13、可采用延時(shí)長(zhǎng)短來改變。（2）雙緩沖方式多路同步輸出，必須采用雙緩沖同步方式。接口電 路如圖11-9：苗DAC0832因和譯碼器FDH相連，占有兩個(gè)端口地址FDH和FFH。2#DAC0832的兩個(gè)端口地址為FEH和FFH。其中，F(xiàn)DH和FEH分別為1 #和2粕人00832的數(shù)字量輸入控制端口地 址，而FFH為啟動(dòng)D/A換的端口地址。圖11-9中DAC輸出的Vx和Vy信號(hào)要同步，控制X-Y繪圖儀繪制的曲線光滑，否則繪制的曲線是階梯狀?？?制程序如下:EAL鎖存器o f oo p p11038WR+5 VZF譯碼器7CS DAC0832XFERILEOUTlDI72DIO】OUT2WR1WR211-

14、911-2例11-2內(nèi)部RAM中兩個(gè)長(zhǎng)度為20的數(shù)據(jù)塊，起始地 址為分別為addrl和addr2,編寫能把a(bǔ)ddrl和addrr2中 數(shù)據(jù)從薩和2#DAC0832同步輸出的程序。addrl和addr2 中的數(shù)據(jù)，為繪制曲線的X、Y坐標(biāo)點(diǎn)DAC0832各端口地址:FDH: 1#DAC0832數(shù)字量輸入控制端口FEH: 2#DAC0832數(shù)字量輸入控制端口FFH: 1林和2帕AC0832啟動(dòng)D/A轉(zhuǎn)換端口工作寄存器0區(qū)的R1指向addrl； 1區(qū)的R1指向 addr2； 0區(qū)的R2存放數(shù)據(jù)塊長(zhǎng)度；0區(qū)和1區(qū)的R0指向 DAC端口地址。程序?yàn)椋篋TOUT:NEXT:ORG 2OOOH addrl D

15、ATA 2OH addr2 DATA 40H MOV R1, #add r1 ； MOV R2, #20 SETB RSO MOV R1, #addr2 CLR RSO MOV RO, #OFDH :MOVMOVX RO, A ；INC R1SETRSO?定義存儲(chǔ)單元;定義存儲(chǔ)單元0區(qū)R1指向addrl 數(shù)據(jù)塊長(zhǎng)度送0區(qū)R2;切換到工作寄存器1區(qū)；1區(qū)R1指向addr2;返回0區(qū)0區(qū)R0指向PDAC0832數(shù) 字量控制端口addrl中數(shù)據(jù)送Aaddrl中數(shù)據(jù)送佯DAC0832 修改addrl指針0區(qū)R1 轉(zhuǎn)1區(qū)。MOV RO, #OFEHMOVMOVXROA, R1RO, AR1MOVXRO,

16、 A；1區(qū)RO指向2#DACO832數(shù)字量:控制端口；addr2中數(shù)據(jù)送A；addr2中數(shù)據(jù)送2*DACO832；修改addr2指針1區(qū)R1;1區(qū)R0指向DAC的啟動(dòng)D/峨換端口:啟動(dòng)DAC進(jìn)行轉(zhuǎn)換CLR RSODJNZ R2, NEXT LJMP DTOUT;若未完，則跳NEXT :若送完，則循環(huán)END11. 1.3 MCS-51 與 12 位 DAC1208的接口8位DAC分辨率不夠，可采用12位DAC。常用的有DAC1208系列與DAC1230系列。1. DAC1208系列的結(jié)構(gòu)引腳及特性雙緩沖結(jié)構(gòu)。不是用一個(gè)12位鎖存器，而是用一個(gè)8位鎖存器和一個(gè)4位鎖存器，以便和8位數(shù)據(jù)線相 連。引

17、腳功能:CS*：片選信號(hào)。WR1*：寫信號(hào)，低電平有效和4位兩個(gè)鎖存器，將12位全部打入鎖存器。0：僅開 啟4位輸入鎖存器。WR2*：輔助寫。該信號(hào)與XFER*信號(hào)相結(jié)合，當(dāng)同為低電平時(shí)，把鎖存器中數(shù)據(jù)打入DAC寄存器。當(dāng)為 高電平時(shí)，DAC寄存器中的數(shù)據(jù)被鎖存起來。XFER*：傳送控制信號(hào)，與WR2*信號(hào)結(jié)合，將輸入鎖 存器中的12位數(shù)據(jù)送至D AC寄存器。DI0-DI11:12|u 數(shù)據(jù)輸入。loun : D/A轉(zhuǎn)換電流輸出1。當(dāng)DAC寄存器全1時(shí)，輸 出電流最大，全0時(shí)輸出為0loUT2 : D/A轉(zhuǎn)換電流輸出2o loUT1+loUT2=常數(shù)Rfb:反饋電阻輸入VrEF !參考電壓輸入

18、Vcc :電源電壓DGND、AGND：數(shù)字地和模擬地主要特性:(1)輸出電流穩(wěn)定時(shí)間:1|XS；(2)基準(zhǔn)電壓:Vref二-1O-+10V；(3)單工作電源：+5-+15V；(4)低功耗:20m WoD/10 <41D/9喘ZV6吁D/5°yDI4QDI3ODI2ODIlo (LSB)ZVOo6789BYTEMBYTEl亙Hwrq2XFERo|WR2Odddddddd8位輸入鎖存器QQQQQQQQLEd&4位輸入鎖存器QQQQQQQQ QQQQ12位DAC寄存器DDDDDDDD D D D D12位乘法DAC若話1,墮出跟隨D 輸入;若厲=0,Q輸出 被鎖存丹FlAn/

19、-O TToUTl-oAGND 込 DGND2.接口電路設(shè)計(jì)及軟件編程（1）接口電路設(shè)計(jì)8031與DAC120瞰換器的接口如高8位輸入寄存器端口地址：4001H;低4位寄存器端口地址：4000H;D AC寄存器的端口地址：6000H o由于8031的P0.0分時(shí)復(fù)用,所以用P0.0與DAC1208的BYTE1/BYTE2*相連時(shí)，要有鎖存器74LS377。外接AD581做10V基準(zhǔn)電壓源。模擬電壓輸出接為雙 極性。PO.ODI48031P0.7WRP2.5P2.6P2.7AB 74LSC 1384000H6000H74LS377Dill DIODI3DAC 麗 1208 WR21209WK2

20、1210CSXFER20 pF910kOLF3525 kO【OUT2】OUT1VrefBYTE1/BYTE2AGNDDGND10 VAD5815kQ2.5 kflLF351M1采用雙緩沖方式。先送高8位數(shù)據(jù)DI11DI4,再送入低4位數(shù)據(jù)DI4DI0,而不能按相反的順序傳送。如先送低4位后送高8位，結(jié)果會(huì)不正確。在12位數(shù)據(jù)分別正確地進(jìn)入兩個(gè)輸入寄存器后，再 打開DAC寄存器。單緩沖方式不合適，在12位數(shù)據(jù)不是一次送入的情 況下，邊傳送邊轉(zhuǎn)換，會(huì)使輸出產(chǎn)生錯(cuò)誤的瞬間毛刺。圖中DAC1208的電流輸出端外接兩個(gè)運(yùn)放LF356,其中運(yùn)放1用作l/噸換，運(yùn)放2實(shí)現(xiàn)雙極性電壓輸出（-10V-+10V)

21、 o電位器W1定零點(diǎn)，電位器腔定滿度。2軟件編程設(shè)12位數(shù)字量存放在內(nèi)部RAM的兩個(gè)單元，12位數(shù) 的高8位在DIGIT單元，低4位在DIGIT+1單元的低4位。 按圖11-11電路，D/M換程序如下：MOV DPTR, #4001H；8位輸入寄存器地址MOV Rb #DIGIT；高8位數(shù)據(jù)地址MOVA,R1;取出高8位數(shù)據(jù)MOVX DPTR, A；高8位數(shù)據(jù)送DAC120DEC DPL；DPTR修改為4位輸入寄;存器地址INC R1;低4位數(shù)據(jù)地址MOV A, R1;取出低4位數(shù)據(jù)MOVXDPTR, A;低4位數(shù)據(jù)送DAC120iMOVDPTR, #6000H; DAC寄存器地址MOVXDP

22、TR, A； 12位同步輸出完成12位D/A轉(zhuǎn)換11. 1.4MCS-51與12位DAC1230系列的接口DAC1230內(nèi)部結(jié)構(gòu)和應(yīng)用特性與DAC1208完全相似，只不過DAC1230系列的低4位數(shù)據(jù)線在片內(nèi)與高4位數(shù)據(jù)線相連，在片外表現(xiàn)為8位數(shù)據(jù)線，故比DAC1208少四 個(gè)引腳，20JSPDIP封裝。內(nèi)部結(jié)構(gòu)及引腳如圖11-12oDAC1230與8位單片機(jī)的接口比DAC120曜簡(jiǎn)單; 但DAC1208系列與16位單片機(jī)連接更方便。(DZ3)Z>/11O(Z)72)D/10o(D/1) DI9O(DIO) DISoDI7ODI6oDI5#163;)740-4B

23、YTEM BYTE2°WTo XFERo-LWR2Q Q QQ Q Q Q Q8位輸入鎖存器DDDDDDDDLE4位輸入鎖存器LEQ Q QQ Q Q Q Q Q Q QQ12位DAC寄存器DDDDDDDD D D D DYZE12位乘法吸BLs812TT若臥hQ輸岀跟隨D輸 入;若血=0,Q輸出被鎖存° REFO,0UT20UT1四"ccAGND 電 DGND11-1211.2 MCS-51 與 ADC 的接口11.2.1 A/D轉(zhuǎn)換器概述模擬量轉(zhuǎn)換成數(shù)字量，便于計(jì)算機(jī)進(jìn)行處理。隨著超大規(guī)模集成電路技術(shù)的飛速發(fā)展，大量結(jié)構(gòu) 不同、性能各異的A/D轉(zhuǎn)換芯片應(yīng)運(yùn)而生

24、。1. A/D轉(zhuǎn)換器的分類根據(jù)轉(zhuǎn)換原理可將A/D轉(zhuǎn)換器分成兩大類（1）直接型A/D轉(zhuǎn)換器（2）間接型A/D轉(zhuǎn)換器。A/D轉(zhuǎn)換器的分類如下:電荷再分配型A/D轉(zhuǎn)換器直接A/D轉(zhuǎn)換器彳逐次逼近式A/D轉(zhuǎn)換器 跟蹤計(jì)數(shù)式A/D轉(zhuǎn)換器11-13A/D轉(zhuǎn)換器-.間接A/D轉(zhuǎn)換器r（串聯(lián)方式A/D轉(zhuǎn)換器非反饋比較型并聯(lián)方式A/D轉(zhuǎn)換器串并聯(lián)方式A/D轉(zhuǎn)換器單積分型A/D轉(zhuǎn)換器 雙積分型A/D轉(zhuǎn)換器電壓/時(shí)間變換型-多重積分型3轉(zhuǎn)換器脈寬調(diào)制積分型A/D轉(zhuǎn)換器電壓/頻率變換型A/D轉(zhuǎn)換器（V/F變換器） 工-A式A/D轉(zhuǎn)換器11-13目前使用較廣泛的有：逐次比較式轉(zhuǎn)換器、雙積分式轉(zhuǎn)換器、式轉(zhuǎn)換器和V/F轉(zhuǎn)換

25、器。逐次比較型:精度、速度和價(jià)格都適中，是最常用的A/D轉(zhuǎn)換器件。雙積分型:精度高、抗干擾性好、價(jià)格低廉,但轉(zhuǎn)換 速度慢，得到廣泛應(yīng)用。另-型:具有積分式與逐次比較式ADC的雙重優(yōu)點(diǎn)。 對(duì)工業(yè)現(xiàn)場(chǎng)的串模干擾具有較強(qiáng)的抑制能力，不亞于 雙積分ADC,但比雙積分ADC的轉(zhuǎn)換速度快，與逐次比 較式ADC相比，有較高的信噪比，分辨率高，線性度好 不需采樣保持電路。因此，工-型得到重視。V/F轉(zhuǎn)換型:適于轉(zhuǎn)換速度要求不太高，遠(yuǎn)距離信號(hào) 傳輸。2. A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)轉(zhuǎn)換時(shí)間和轉(zhuǎn)換速率完成一次轉(zhuǎn)換所需要的時(shí)間。轉(zhuǎn)換時(shí)間的倒數(shù)為轉(zhuǎn) 換速率。并行式：20-50ns,速率為5020M次/s (1M=10

26、6)； 逐次比較式：0. 4s,速率為2.5M次/s。(2)分辨率用輸出二進(jìn)制位數(shù)或BCD碼位數(shù)表示。例如AD574, 二進(jìn)制12位，即用刃2個(gè)數(shù)進(jìn)行量化，分辨為1LSB,百 分?jǐn)?shù)表示 1/212=0. 24%oo又如雙積分式A/D轉(zhuǎn)換器MC14433,分辨率為三位半。 若滿字位為1999,其分辨率為1 /1999=0. 05%。量化過程引起的誤差為量化誤差，是由于有限位數(shù) 字對(duì)模擬量進(jìn)行量化而引起的誤差。量化誤差理論上 規(guī)定為1個(gè)單位分辨率，提高分辨率可減少量化誤差。（3）轉(zhuǎn)換精度定義為一個(gè)實(shí)際ADC與一個(gè)理想ADGS量化值上的差 值?？捎媒^對(duì)誤差或相對(duì)誤差表示。3. A/D轉(zhuǎn)換器的選擇按輸

27、出代碼的有效位數(shù)分：8位、10位、12位等。按轉(zhuǎn)換速度分為超高速（Wins）、高速（W1ps）中速（W1ms）、低速（W1s）等。為適應(yīng)系統(tǒng)集成需要，將多路轉(zhuǎn)換開關(guān)、時(shí)鐘電路、基準(zhǔn)電壓源、二/十進(jìn)制譯碼器和轉(zhuǎn)換電路集成在一個(gè)芯片內(nèi)，為用戶提供方便。（1）A/D轉(zhuǎn)換器位數(shù)的確定系統(tǒng)總精度涉及的環(huán)節(jié)較多:傳感器變換精度、信號(hào)預(yù)處理電路精度和A/D轉(zhuǎn)換器及輸出電路、控制 機(jī)構(gòu)精度，還包括軟件控制算法。A/科專換器的位數(shù)至少要比系統(tǒng)總精度要求的最低分辨率高1位，位數(shù)應(yīng)與其他環(huán)節(jié)所能達(dá)到的精度相適應(yīng)。只要不低于它們就行，太高無意義，且價(jià)咼。8位以下：低分辨率，912位：中分辨率，13位以上：高分辨率。（

28、2） A/D轉(zhuǎn)換器轉(zhuǎn)換速率的確定從啟動(dòng)轉(zhuǎn)換到轉(zhuǎn)換結(jié)束，輸出穩(wěn)定的數(shù)字量，需要一 定的時(shí)間，這就是A/D轉(zhuǎn)換器的轉(zhuǎn)換時(shí)間。低速：轉(zhuǎn)換時(shí)間從幾ms到幾十ms o中速：逐次比較型的A/D轉(zhuǎn)換器的轉(zhuǎn)換時(shí)間可從幾匹100p.s 左右 o高速：轉(zhuǎn)換時(shí)間僅20-100nso適用于雷達(dá)、數(shù)字通訊、實(shí)時(shí)光譜分析、實(shí)時(shí)瞬態(tài)紀(jì)錄、視頻數(shù)字轉(zhuǎn)換 系統(tǒng)等。如用轉(zhuǎn)換時(shí)間為100匹的集成A/D轉(zhuǎn)換器，其轉(zhuǎn)換 速率為10千次/秒。根據(jù)采樣定理和實(shí)際需要，一個(gè)周 期的波形需采10個(gè)點(diǎn)，最高也只能處理1kHz的信號(hào)。把轉(zhuǎn)換時(shí)間減小到10",信號(hào)頻率可提高到10kHzo(3) 是否加采樣保持器直流和變化非常緩慢的信號(hào)可不

29、用采樣保持器。 其他情況都要加采樣保持器。根據(jù)分辨率、轉(zhuǎn)換時(shí)間、信號(hào)帶寬關(guān)系，是否要加 采樣保持器：如果是8位ADC,轉(zhuǎn)換時(shí)間100ms,無采樣保 持器，信號(hào)的允許頻率是0.12Hz；如果是12位ADC,該 頻率為0. 0077Hzo如果轉(zhuǎn)換時(shí)間是100|ns, ADC是8位 時(shí)，該頻率為12Hz, 12位時(shí)是0. 77Hzo(4) 工作電壓和基準(zhǔn)電壓選擇使用單一+5V工作電壓的芯片，與單片機(jī)系統(tǒng)共 用一個(gè)電源就比較方便?；鶞?zhǔn)電壓源是提供給A/D轉(zhuǎn)換器在轉(zhuǎn)換時(shí)所需要的 參考電壓，在要求較高精度時(shí)，基準(zhǔn)電壓要單獨(dú)用高 精度穩(wěn)壓電源供給。11.2.2 MCS-51與ADC 0809 （逐次比較型）

30、的接口1. ADC0809引腳及功能逐次比較式8路模擬輸入、8位輸出的A/D轉(zhuǎn)換器。 引腳如圖。INS128IN4227IN5 326IN6425INI524START623EOC722D38ADC0809 21OE920CLK 1019cc11188（十）1217GND 1316D11415IN2 INI INOABCALEDID6D5D4DOFTD21M4共28腳，雙列直插式封裝。主要引腳功能如下:IN3IN7： 8路模擬信號(hào)輸入端。(2) D0-D7：位數(shù)字量輸出端。A：控制8路模擬通道的切換，C、B、A=000-111分別對(duì)應(yīng)I N0 IN7通道o(4) OE、START、CLK：控制

31、信號(hào)端，0E為輸出允許端, START為啟動(dòng)信號(hào)輸入端，CLK為時(shí)鐘信號(hào)輸入端。VR (+)和Vr (-):參考電壓輸入端。2. ADC0809結(jié)構(gòu)及轉(zhuǎn)換原理結(jié)構(gòu)如圖11-15o0809完成1次轉(zhuǎn)換需100戶左右，可對(duì)05V信號(hào)進(jìn) 行轉(zhuǎn)換。START CLKo oCOBOAO ALE。8路模擬量開關(guān)Z3地址鎖存與譯碼QEOC8位A/D轉(zhuǎn)換器三態(tài)輸出鎖存器PO"&00000000 一一蟲)OE3. MCS-51 與ADC0809的接口單片機(jī)如何來控制ADC?首先用指令選擇0809的一個(gè)模擬輸入通道，當(dāng)執(zhí)行MOVX DPTR, A時(shí)，單片機(jī)的WR*信號(hào)有效，產(chǎn)生一個(gè)啟動(dòng)信號(hào)給08

32、09的START腳，對(duì)選中通道轉(zhuǎn)換。轉(zhuǎn)換結(jié)束后，0809發(fā)出轉(zhuǎn)換結(jié)束E0C信號(hào)，該信號(hào) 可供查詢，也可向單片機(jī)發(fā)出中斷請(qǐng)求；當(dāng)執(zhí)行指令:MOVX A, DPTR,單片機(jī)發(fā)出RD*信號(hào)，加到0E端高電平, 把轉(zhuǎn)換完畢的數(shù)字量讀到A中。査詢和中斷控制兩種工作方式。(1)査詢方式0809與8031單片機(jī)的接口如圖11-16oALEP0.7PO.O8031WRP2.7|74LS74MlGOE丄721 oJDQCK QupRCLKVr(+)VrC ADC0809BAIN7D7:iDOSTART inoALEOEEOC基準(zhǔn)電壓7 |7ZHV008路模擬輸入11-16ALE腳的輸出頻率為1MHz,(時(shí)鐘頻率

33、為6MHz),經(jīng) D觸發(fā)器二分頻為500kHz時(shí)鐘信號(hào)。0809輸出三態(tài)鎖存，8位數(shù)據(jù)輸出引腳可直接與數(shù)據(jù)總線相連。引腳C、B、A分別與地址總線A2、A1、A0相連,IN3IN7中的一個(gè)。P2.7 (A15)作為片選信號(hào)，在啟動(dòng)A/D轉(zhuǎn)換時(shí)，由WR*和P2. 7控制ADC的地址鎖存和轉(zhuǎn)換啟動(dòng)，由于ALE和START連在一起，因此0809在鎖存通 道地址的同時(shí)，啟動(dòng)并進(jìn)行轉(zhuǎn)換。讀取轉(zhuǎn)換結(jié)果，用RD*信號(hào)和P2.7腳經(jīng)或非后，產(chǎn) 生的正脈沖作為0E信號(hào)，用以打開三態(tài)輸出鎖存器。式轡最蠶纂需蠢諾減用軟件延時(shí)的方MAIN: MOVMOVR1, #data；置數(shù)據(jù)區(qū)首地址DPTR, #7FF8H;端口地

34、址送DPTR, P2. 7=0,;且指向通道INOrrJMOVLOOP: MOVXMOVDELAY: NOPR7, #08HDPTR, AR6, #OAH;置轉(zhuǎn)換的通道個(gè)數(shù)；啟動(dòng)A/D轉(zhuǎn)換；軟件延時(shí)，等待轉(zhuǎn)換結(jié)束NOPNOPDJNZMOVXR6, DELAYA, DPTR；讀取轉(zhuǎn)換結(jié)果MOVR1, A；存儲(chǔ)轉(zhuǎn)換結(jié)果I NO DPTR；指向下一個(gè)通道INC R1；修改數(shù)據(jù)區(qū)指針DJNZ R7, LOOP；8個(gè)通道全采樣完否？未完則繼續(xù)(2)中斷方式將圖11-16中EOC腳經(jīng)一非門連接到8031的INT1*腳即 可。轉(zhuǎn)換結(jié)束時(shí)，EOC發(fā)出一個(gè)脈沖向單片機(jī)提出中斷 申請(qǐng)，單片機(jī)響應(yīng)中斷請(qǐng)求，在中斷服

35、務(wù)程序讀A/D結(jié) 果，并啟動(dòng)0809的下一次轉(zhuǎn)換，外中斷1采用跳沿觸發(fā)。程序如下:INIT1: SETIT1SETEASETEX1MOV MOV MOVXDPTR, #7FF8H A, #OOH ;DPTR, A中斷服務(wù)程序:PINT1: MOV DPTR, #7FF8HMOVXA, DPTRMOV3OH, AMOVA, #OOHMOVXDPTR, ARET I外部中斷1初始化編程 CPU開中斷選擇外中斷為跳沿觸發(fā)方式端口地址送DPTR啟動(dòng)0809對(duì)I NO通道轉(zhuǎn)換完成其他的工作;A/D結(jié)果送內(nèi)部RAM單元30H啟動(dòng)0809對(duì)IN0的轉(zhuǎn)換11.2.3 MCS-51與AD574 （逐次比較型）的

36、接口位分辨率的ADC常常不夠，采用10位、12位、16位A/D轉(zhuǎn)換器。12位ADCAD574A (AD674A、AD1674A)。1. AD574簡(jiǎn)介12位逐次比較型A/D轉(zhuǎn)換器。轉(zhuǎn)換時(shí)間為25匹，轉(zhuǎn)換精度為0. 05%,片內(nèi)有三態(tài)輸出緩沖電路，可直接與各種8位或16位的微處理器相連，而無須附加邏輯接口 電路，且能與CMOS及TTL電平兼容。28腳雙列直插式封裝，引腳如圖11-17oREFOUTAGNDREFIN BIPOFF10 h20 F4印為hnnnnnnnnnnnnnn1717USTSUDEll(MSB)UDbulo DB9 IDBoo UDBJ 1D86 UDB5 UDB4 UDB3

37、 UDB2 J Dtao(LSB)1DGND引腳的功能如下：CS*：片選信號(hào)端。CE：片啟動(dòng)信號(hào)。R/C*：讀出/轉(zhuǎn)換控制信號(hào)。12/8*：數(shù)據(jù)輸出格式選擇。1： 12條數(shù)據(jù)線同時(shí)輸出轉(zhuǎn)換結(jié)果, 0:轉(zhuǎn)換結(jié)果為兩個(gè)單字節(jié)輸出，即只有高8位或低4位有效。A0：字節(jié)選擇控制線。分為轉(zhuǎn)換期間、讀出期間在轉(zhuǎn)換期間：0:進(jìn)行12位轉(zhuǎn)換（轉(zhuǎn)換時(shí)間為25|is）； 1:進(jìn)行8位轉(zhuǎn)換（轉(zhuǎn)換時(shí)間為16）xs） o在讀出期間：0:高8位數(shù)據(jù)有效;1:低4位數(shù)據(jù)有效，中間4位為“0",高4位為三態(tài)。因此當(dāng)兩次讀出12位數(shù)據(jù)時(shí)，12位數(shù)據(jù)遵循左對(duì)齊原則，如下所示:結(jié)果的高8位結(jié)果的低4位+4位尾0上述五個(gè)控

38、制信號(hào)組合的真值表如表11T所示:表11T AD574JS制真值表CECS*R/C*12/8*A0操作0XXXX無操作X1XXX無操作100X0初始化為12位轉(zhuǎn)換100X1初始化為8位轉(zhuǎn)換101+5VX允許12位并行輸出101地0允許高8位輸出101地1允許低4位+4位尾0輸出STS：轉(zhuǎn)換結(jié)束狀態(tài)引腳。轉(zhuǎn)換完成時(shí)為低電平。可作為狀態(tài)信息被CPU查詢,也可用它的下跳沿向CPU發(fā)出中斷申請(qǐng)，通知A/D轉(zhuǎn)換 已完成，可讀取轉(zhuǎn)換結(jié)果。2AD574的工作特性工作狀態(tài)由CE、CS*、R/C*、12/8*、A0五個(gè)控制 信號(hào)決定，當(dāng)CE=1, CS*=O同時(shí)滿足，才處于轉(zhuǎn)換狀態(tài)。AD57祖于工作狀態(tài)時(shí)，R/

39、C*=O，啟動(dòng)A/D轉(zhuǎn)換；R/g 為數(shù)據(jù)讀出。12/8*和A0端用來控制轉(zhuǎn)換字長(zhǎng)和數(shù)據(jù)格 式。A0=0按12位轉(zhuǎn)換方式啟動(dòng)轉(zhuǎn)換；A0=1按8位轉(zhuǎn)換方 式啟動(dòng)轉(zhuǎn)#奐。當(dāng)AD574處于數(shù)據(jù)讀出（R/C*=1）狀態(tài)時(shí)，A0和12/8* 成為數(shù)據(jù)輸出格式控制端。12/8*=1對(duì)應(yīng)12位并行輸 出；12/8*二0對(duì)應(yīng)8位的雙字節(jié)輸出。其中A0=0時(shí)輸出 高8位。A0=1時(shí)輸出低4位，并以4個(gè)0補(bǔ)足尾隨的4位。注意：12/8*端與TTL電平不兼容，故只能直接接+5V 或地。另外A0在數(shù)據(jù)輸出期間不能變化。3. AD574的單極性和雙極性輸入特性圖11-18(a)為單極性轉(zhuǎn)換電路，可實(shí)現(xiàn):010V 或020

40、V的轉(zhuǎn)換。圖11-18(b)為雙極性轉(zhuǎn)換電路，可實(shí)現(xiàn)：-5+5V或 -10+10V的轉(zhuǎn)換。REFOUTAD574REFIN8BIPOFFREFINREFOUTBIPOFFAD57410F12+5V + 15Vr-15Vf丄100 kQh12 lOOkfl R?10"lN20VmDGND10Vm20Vin AGND口149-I-15 VO010 Vo020 V15(a)單極性轉(zhuǎn)換電路DGND AGND_o WV14o -10 +10 V+5 V7+15 V|lo15V丄(b)雙極性轉(zhuǎn)換電路11-184MCS-51與AD574的接口設(shè)計(jì)見圖11-19.AD574片內(nèi)有時(shí)鐘，無須外加。單極

41、性方式:對(duì)010V或020V模擬信號(hào)進(jìn)行轉(zhuǎn)換。結(jié)果的高8位從DB11DB4輸出，低4位從DB3DBOW出,如左對(duì)齊，DB3DBO接單片機(jī)數(shù)據(jù)總線高半字節(jié)。為實(shí)現(xiàn)啟動(dòng)轉(zhuǎn)換和結(jié)果讀出，片選信號(hào)由A1提供。讀結(jié)果時(shí)，A1=0； CE信號(hào)由單片機(jī)的WR*和A7經(jīng)一級(jí) 或非門提供，R/C*由RD*和A7經(jīng)一級(jí)或非門產(chǎn)生，A7應(yīng)為低電平。輸出狀態(tài)信號(hào)STS接P3.2,供單片機(jī)查詢A/D 轉(zhuǎn)換是否結(jié)束。12/8*端接+5V, AD574的A0由地址總線A0控制，實(shí)現(xiàn)全12位轉(zhuǎn)換，并將12位數(shù)據(jù)分兩次送入數(shù) 據(jù)總線上。4-5 V+15 V100 kQ-15 V11-19完成一次A/D轉(zhuǎn)換的程序如下:（假定結(jié)果

42、高8位在R2中，低4位在R3中，按左對(duì)齊原則）：MAIN： MOVRO, #7CHMOVX R0, A；選擇AD574,并令A(yù)0=0;啟動(dòng)A/D轉(zhuǎn)換LOOP: NOPMOVXP3. 2, LOOPA, R0MOVR2, AMOVRO, # 7DHMOVX A, R0;查詢轉(zhuǎn)換是否結(jié)束;存入R2中；令 A0 二 1;讀取低4位地MOV R3, A；存入R3中11.2.4 MCS-51與A/D轉(zhuǎn)換器MC14433 （雙積分型） 的接口雙積分型由于兩次積分時(shí)間比較長(zhǎng)，所以轉(zhuǎn)換速度 慢，但精度可以做得比較高；對(duì)周期變化的干擾信號(hào) 積分為零，抗干擾性能也較好。常用的有3%位雙積分A/D轉(zhuǎn)換器MC1443

43、3 （精度相當(dāng) 于11位二進(jìn)制數(shù)）和4%位雙積分A/D轉(zhuǎn)換器ICL7135 （精度相當(dāng)于14位二進(jìn)制數(shù)）。1. MC14433A/瞰換器簡(jiǎn)介MC14433是3%位雙積分型A/D轉(zhuǎn)換器，優(yōu)點(diǎn)：精度 高、抗干擾性能好等，缺點(diǎn)：轉(zhuǎn)換速度慢，約110次 /秒。與國(guó)內(nèi)產(chǎn)品5G14433完全相同，可互換。被轉(zhuǎn)換電壓量程為199.9mV或1.999V。轉(zhuǎn)換完的數(shù) 據(jù)以BCD碼的形式分四次送出。(1) MC14433的引腳功能說明MC14433A/蹴?yè)Q器引腳如11-20:CLKICLKO匸匸匸匚匸匸匸匸匸匚匚匸1242233224215206MC1971443318817916101511141213nnnn

44、nnnnnnnn11-20各引腳的功能如下：(1) 電源及共地端Vdd：主工作電源+5V。Vee：模擬部分的負(fù)電源端，接-5V。Vag:模擬地端。Vss：數(shù)字地端。Vr：基準(zhǔn)電壓輸入端。(2) 外接電阻及電容端R1：積分電阻輸入端，轉(zhuǎn)換電壓Vx=2V時(shí)， R1=470Q； Vx=200mV時(shí)，R1=27kQ。C1：積分電容輸入端，一般取0. 1吁。R1/C1： R1與C1的公共端。CLKK CLK0：外接振蕩器時(shí)鐘調(diào)節(jié)電阻Rc, Rc般 取470 Q左右。（3）轉(zhuǎn)換啟動(dòng)/結(jié)束信號(hào)端EOC：轉(zhuǎn)換結(jié)束信號(hào)輸出端，正脈沖有效。DU：?jiǎn)?dòng)新的轉(zhuǎn)換，若DU與EOC相連，每當(dāng)A/D轉(zhuǎn) 換結(jié)束后，自動(dòng)啟動(dòng)新

45、的轉(zhuǎn)換。（4）過量程信號(hào)輸出端OR*：當(dāng)|Vx|VVr,輸出低電平。（5）位選通控制端IT JMX JDS4-DS1:分別為個(gè)、十、百、千位輸出的選通 脈沖，DS1對(duì)應(yīng)千位，DS4對(duì)應(yīng)個(gè)位。每個(gè)選通脈沖寬 度為18個(gè)時(shí)鐘周期，兩個(gè)相應(yīng)脈沖之間間隔為2個(gè)時(shí) 鐘周期。如圖11-21所示土 CLK周期16 400個(gè)時(shí)鐘脈沖周期DS1產(chǎn)=| 18個(gè)時(shí)鐘脈沖周期（最高位）|位2個(gè)時(shí)鐘脈沖周期DS2IDS3（最低位）DS411-21（6） BCD碼輸出端Q0-Q3： BCD碼數(shù)據(jù)輸出線。Q3為最高位，Q0為最 低位。當(dāng)DS2、DS3和DS4選通期間，輸出三位完整的BCD碼數(shù)，但在DS1 （千位）選通期間，

46、輸出端Q0Q3除了表示個(gè)位的0或1外，還表示被轉(zhuǎn)換電壓的正負(fù)極性 （02=1為正）、欠量程還是過量程，具體含義如表行-2所示。表11-2 DS1選通時(shí)Q3Q0表示的結(jié)果Q3 Q2 Q1 Q0表不結(jié)果1XX0千位數(shù)為00XX0千位數(shù)為1X 1X0結(jié)果為正X 0X0結(jié)果為負(fù)0XX1輸入過量程1XX1輸入欠量程2. MC14433與8031單片機(jī)的接口如圖 11-12, MC1403 （與5G1403相同）為 +2. 5V精密 基準(zhǔn)源。DU端與E0C端相連，即選擇連續(xù)轉(zhuǎn)換方式。 E0C：轉(zhuǎn)換結(jié)束輸出標(biāo)志。讀取A/D轉(zhuǎn)換結(jié)果可采用中斷方式或查詢方式。采用中斷方式時(shí)，E0C端與8031外部中斷輸入端INTO* 或INT1*相連。采用查詢方式EOC端可與任一I/O口線相 連。8031PLOPL1Pl.2Pl.3Pl.4Pl.5PL6Pl.7| EAFNT1CM pF 470 kQ11-22若用中斷方式讀結(jié)果，選用跳沿觸發(fā)方式。如轉(zhuǎn)換結(jié)果存到8031內(nèi)部RAM的20H、21H單元中，格式如下:符號(hào)X X千百D7D4 D3DO十個(gè)D4 D3D0D721 H11-2320 H初始化程序開放CPU中斷，允許外部中斷1中斷請(qǐng) 求，置外部中斷1為跳