第5章++時序邏輯電路+自做

1、1第第5章章 時序邏輯電路時序邏輯電路 5.1 時序邏輯電路的基本概念時序邏輯電路的基本概念5.2 時序邏輯電路的分析方法時序邏輯電路的分析方法5.3 計數(shù)器計數(shù)器5.4 寄存器寄存器5.5 時序邏輯電路的設(shè)計方法時序邏輯電路的設(shè)計方法2主要內(nèi)容與學(xué)習(xí)要求主要內(nèi)容與學(xué)習(xí)要求 1、掌握寄存器、計數(shù)器工作原理；了解中規(guī)模集成組件引腳功能。2、熟練掌握用中規(guī)模集成計數(shù)器構(gòu)成任意進值計數(shù)器的方法。3、掌握時序邏輯電路的分析方法。 4、掌握同步時序邏輯電路的設(shè)計方法 。35.1.1 時序邏輯電路的結(jié)構(gòu)及特點時序邏輯電路的結(jié)構(gòu)及特點 時序邏輯電路時序邏輯電路任何時刻的輸出不僅取決于當(dāng)時的輸入信號，任何時刻

2、的輸出不僅取決于當(dāng)時的輸入信號，而且還取決于電路原先的工作狀態(tài)，即與以前的輸入信號及輸而且還取決于電路原先的工作狀態(tài)，即與以前的輸入信號及輸出也有關(guān)系。出也有關(guān)系。5.1 時序邏輯電路的基本概念時序邏輯電路的基本概念 CPXQQXCPQTQTQTnnnnn1觸發(fā)器狀態(tài)方程：觸發(fā)器狀態(tài)方程：CPXQZn 輸出方程：輸出方程：1TC1CPQ&X&Z 簡單時序電路分析分析圖圖所示時序電路。所示時序電路。T 4由由T觸發(fā)器的狀態(tài)方程和電路的輸出方程，可以畫出電路的觸發(fā)器的狀態(tài)方程和電路的輸出方程，可以畫出電路的工作波形圖。工作波形圖。CPXQZQZ(a)(b)(c)(d)電路工作波形

3、結(jié)論：結(jié)論：時序邏輯電路時序邏輯電路在結(jié)構(gòu)上有兩個特點。在結(jié)構(gòu)上有兩個特點。第第一，一，包含組合邏輯電路和包含組合邏輯電路和存儲電路兩部分。存儲電路兩部分。第二，第二，時序邏輯電路中存在反饋，時序邏輯電路中存在反饋，因而電路的工作狀態(tài)與時因而電路的工作狀態(tài)與時間因素有關(guān)，即時序電路間因素有關(guān)，即時序電路的輸出由電路的輸入和電的輸出由電路的輸入和電路原來的狀態(tài)共同決定。路原來的狀態(tài)共同決定。CPXQZn1TC1CPQ&X&Z T 5存儲電路存儲電路組合邏輯組合邏輯電路電路Z(z1,z2,zj)D(D1,D2,Dk)Q(Q1,Q2,Ql)X(x1,x2,xi) 輸出函數(shù)輸出函數(shù)存儲

4、電路的激勵函數(shù)存儲電路的激勵函數(shù) 存儲電路的狀態(tài)方程存儲電路的狀態(tài)方程圖6-1-3 時序電路方框圖),(1nQXFZ ),(2nQXFD ),(31nnQDFQ65.1.2 時序邏輯電路的分類時序邏輯電路的分類時序電路時序電路同步時序邏輯電路同步時序邏輯電路異步時序邏輯電路異步時序邏輯電路觸發(fā)器的狀態(tài)變化都在同一時鐘脈沖作用下同步發(fā)生觸發(fā)器的狀態(tài)變化都在同一時鐘脈沖作用下同步發(fā)生 各觸發(fā)器狀態(tài)的變化不是同步發(fā)生的各觸發(fā)器狀態(tài)的變化不是同步發(fā)生的 75.2 5.2 時序邏輯電路的分析方法時序邏輯電路的分析方法5.2.1 分析時序邏輯電路的一般步驟分析時序邏輯電路的一般步驟1根據(jù)給定的時序電路圖寫

5、出下列各邏輯方程式： （1）各觸發(fā)器的時鐘方程； （2）時序電路的輸出方程； （3）各觸發(fā)器的驅(qū)動方程。 2將驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程，求得各觸發(fā)器的次態(tài)方程，也就是時序邏輯電路的狀態(tài)方程。3根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫出狀態(tài)圖或時序圖。4根據(jù)電路的狀態(tài)表或狀態(tài)圖用文字說明該定時序邏輯電路的邏輯功能。8 5.2.2 時序邏輯電路的分析舉例時序邏輯電路的分析舉例 1JC11K1JC11KFF1FF0CP=1X&ZQ1Q1Q0Q0圖圖5-2 5-2 例例5.2.1 5.2.1 時序邏輯電路時序邏輯電路例例5.2.1 分析圖5-2所示同步時序電路的邏輯功能。解：

6、解： （1）寫出輸出方程：10ZXQ Q001JK110JKXQ（3）寫出各觸發(fā)器的次態(tài)方程：（2）寫出驅(qū)動方程：1111110101011000000()nnQJ QK QXQ QXQ QXQQQJ QK QQ9（4）作狀態(tài)轉(zhuǎn)換表及狀態(tài)圖 XQ1Q00100011110(a)10101001XQ1Q00100011110(b)00100111XQ1Q00100011110(c)000000011110( )( )( )nna Qb Qc Z圖圖5-3 例例5.2.1次態(tài)與輸出卡諾圖次態(tài)與輸出卡諾圖表表 5-1 例例5.2.1時序電路狀態(tài)表時序電路狀態(tài)表 100nQQ10ZXQ Q1101nQ

7、XQQ10表表 5-1 例例5.2.1時序電路狀態(tài)表時序電路狀態(tài)表 00011011Q1Q01/01/01/11/00/00/00/0X/Z0/0圖圖5-4 5-4 例例5.2.15.2.1的狀態(tài)圖的狀態(tài)圖11XQ0Q1Z123456789CP圖圖5-5 5-5 例例5.2.15.2.1時序圖時序圖 （5）畫時序波形圖。00011011Q1Q01/01/01/11/00/00/00/0X/Z0/0圖圖5-4 5-4 例例5.2.15.2.1的狀態(tài)圖的狀態(tài)圖12 （6）邏輯功能分析 00011011Q1Q01/01/01/11/00/00/00/0X/Z0/0圖圖5-4 5-4 例例5.2.15

8、.2.1的狀態(tài)圖的狀態(tài)圖當(dāng)X = 0 = 0時，狀態(tài)轉(zhuǎn)移按00011011000001101100規(guī)律變化，實現(xiàn)模4加法計數(shù)器的功能；當(dāng)X = 1 = 1時，狀態(tài)轉(zhuǎn)移按00111001000011100100規(guī)律變化，實現(xiàn)模4減法計數(shù)器的功能。所以，該電路是一個同步模4可逆計數(shù)器。X為加/減控制信號，Z為借位輸出。 131J1K1Q1Q1C1& 1J1K2Q2Q2C1& 1J1K3Q3Q3C1&邏輯圖CPZ補充補充分析如圖所示的同步時序邏輯電路。分析如圖所示的同步時序邏輯電路。解解(1) 寫出各級觸發(fā)器的驅(qū)動方程（激勵函數(shù)）寫出各級觸發(fā)器的驅(qū)動方程（激勵函數(shù)）nnnnn

9、nnnnnQKQQJQKQQJQQKQQJ2312332132231231 , , , 14(2) 寫出各級觸發(fā)器的狀態(tài)轉(zhuǎn)移方程；輸出表達式。寫出各級觸發(fā)器的狀態(tài)轉(zhuǎn)移方程；輸出表達式。 CPQQQQQQCPQQQQQQCPQQQQQQQnnnnnnnnnnnnnnnnnnn3231213232131212312311nnQQZ13 狀態(tài)轉(zhuǎn)移方程：狀態(tài)轉(zhuǎn)移方程：輸出方程：輸出方程：nnnnnnnnnnQKQQJQKQQJQQKQQJ2312332132231231 , , , 15(3) 列寫狀態(tài)轉(zhuǎn)移表，畫出狀態(tài)轉(zhuǎn)移圖列寫狀態(tài)轉(zhuǎn)移表，畫出狀態(tài)轉(zhuǎn)移圖001011010000101110111100

10、/0/1/0/0/0/1/0/0Q3Q2Q1/ /Z Z電路狀態(tài)轉(zhuǎn)移圖00 0 110011 0 0111偏離狀態(tài)偏離狀態(tài)10 0 0101501 0 1110401 1 0010300 1 0011200 1 1001100 0 10000Z序號序號nnnQQQ123111213 nnnQQQ狀態(tài)轉(zhuǎn)移表16(4) 畫工作波形圖畫工作波形圖(5) 功能歸納功能歸納每經(jīng)過個脈沖，電路狀態(tài)循環(huán)一次，且輸出一個高電平。每經(jīng)過個脈沖，電路狀態(tài)循環(huán)一次，且輸出一個高電平。該時序邏輯電路是該時序邏輯電路是6 6分頻器。分頻器。Q3ZCP工作波形圖Q2Q100000001001100101010110100

11、00 1 2 3 4 5 617功能：功能：對時鐘脈沖的個數(shù)進行計數(shù)。對時鐘脈沖的個數(shù)進行計數(shù)。原理：原理：觸發(fā)器具有記憶功能，存儲觸發(fā)器具有記憶功能，存儲位二進制數(shù)。位二進制數(shù)。應(yīng)用：應(yīng)用：定時、分頻和執(zhí)行數(shù)字運算等。定時、分頻和執(zhí)行數(shù)字運算等。分類：分類：1. 根據(jù)計數(shù)脈沖引入的方式分為：同步和異步計數(shù)器；根據(jù)計數(shù)脈沖引入的方式分為：同步和異步計數(shù)器；2. 根據(jù)計數(shù)過程中數(shù)字的增減趨勢分為：加法、減法和可根據(jù)計數(shù)過程中數(shù)字的增減趨勢分為：加法、減法和可逆計數(shù)器；逆計數(shù)器；3. 根據(jù)計數(shù)器計數(shù)模值（數(shù)制）不同分為：二進制和非二根據(jù)計數(shù)器計數(shù)模值（數(shù)制）不同分為：二進制和非二進制計數(shù)器。進制計

12、數(shù)器。5.3 計數(shù)器計數(shù)器18 在異步計數(shù)器中，有的觸發(fā)器直接受輸入計數(shù)脈沖控制，在異步計數(shù)器中，有的觸發(fā)器直接受輸入計數(shù)脈沖控制，有的觸發(fā)器則是把其它觸發(fā)器的輸出信號作為自己的時鐘有的觸發(fā)器則是把其它觸發(fā)器的輸出信號作為自己的時鐘脈沖，因此各個觸發(fā)器狀態(tài)變換的時間先后不一，故被稱脈沖，因此各個觸發(fā)器狀態(tài)變換的時間先后不一，故被稱為為“ “ 異步計器異步計器 ” ”。 5.3.1 5.3.1 二進制計數(shù)器二進制計數(shù)器 1 1二進制異步計數(shù)器二進制異步計數(shù)器 （1）二進制異步加法計數(shù)器。 圖5-6所示為由4個下降沿觸發(fā)的JK觸發(fā)器組成的4位異步二進制加法計數(shù)器的邏輯圖。圖中JK觸發(fā)器都接成T觸發(fā)

13、器（即 J = K = 1）。19圖圖5- -6 由由JK觸發(fā)器組成的觸發(fā)器組成的4位異步二進制加法計數(shù)器的邏輯圖位異步二進制加法計數(shù)器的邏輯圖1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計數(shù)脈沖清零脈沖QQQQT觸發(fā)器最低位觸發(fā)器FF0 的時鐘脈沖輸入端接計數(shù)脈沖CP，其他觸發(fā)器的時鐘脈沖輸入端接相鄰低位觸發(fā)器的Q端。20CPQ01Q2Q3Q圖圖5- -7 圖圖5- -6所示電路的時序圖所示電路的時序圖時序波形圖00000001Q0 、Ql 、Q2 、Q3 的周期分別是計數(shù)脈沖(CP)周期的2倍、4倍、8倍、16倍，也就是說，Q0

14、 、Ql 、Q2 、Q3 分別對CP波形進行了二分頻、四分頻、八分頻、十六分頻，因而計數(shù)器也可作為分頻器。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 161000110000101010212310QQQ Q0000000100100011010001010111011010001001101010111100110111101111圖圖5-8 圖圖5- -6所示電路的狀態(tài)圖所示電路的狀態(tài)圖狀態(tài)圖2、00001111共16個狀態(tài)，所以也稱16進制（1位）加法計數(shù)器或模16（M=16）加法計數(shù)器。結(jié)論結(jié)論1、每輸入一個計數(shù)脈沖，計數(shù)器的狀態(tài)按二進制加法規(guī)律加1。計數(shù)

15、從計數(shù)從0000開始到開始到1111結(jié)束，然結(jié)束，然 后循后循環(huán)，所以稱加法計數(shù)。（或上叫上行計數(shù)）環(huán)，所以稱加法計數(shù)。（或上叫上行計數(shù)）22（2）二進制異步減法計數(shù)器 圖圖5-9 D觸發(fā)器組成的觸發(fā)器組成的4位異步二進制減法計數(shù)器的邏輯圖位異步二進制減法計數(shù)器的邏輯圖C1CPFF31DQ3計數(shù)脈沖QRQ31DQQ22FFC1R2Q1DQQ11FFC1R1Q1DQQ00FFC1R0Q清零脈沖CR23圖圖5- -10 圖圖5- -9電路的時序圖電路的時序圖QCPQ0Q21Q3圖圖5- -11 圖圖5-9-9電路的狀態(tài)圖電路的狀態(tài)圖2310QQQ Q000011111110110111001011

16、1001101010000111011001010100001100100001狀態(tài)圖時序波形圖11110111101124異步計數(shù)器的工作特點：異步計數(shù)器的工作特點：電路結(jié)構(gòu)簡單電路結(jié)構(gòu)簡單；改變級聯(lián)觸發(fā)器的個數(shù)，可以很方便地改變二進制計數(shù)器的位數(shù)。注意：注意：以以4位二進制異步計數(shù)器為例，當(dāng)各級觸發(fā)器狀態(tài)處位二進制異步計數(shù)器為例，當(dāng)各級觸發(fā)器狀態(tài)處于于1111時，在下一個計數(shù)脈沖的作用下，各級觸發(fā)器狀態(tài)依次時，在下一個計數(shù)脈沖的作用下，各級觸發(fā)器狀態(tài)依次由由1變變0。在這個過程中，計數(shù)器狀態(tài)由。在這個過程中，計數(shù)器狀態(tài)由1111變?yōu)樽優(yōu)?000所需要的所需要的時間為時間為4倍的觸發(fā)器延遲時

17、間，這就要求在這段時間內(nèi)不能出現(xiàn)倍的觸發(fā)器延遲時間，這就要求在這段時間內(nèi)不能出現(xiàn)下一個時鐘脈沖，否則將使計數(shù)器狀態(tài)出現(xiàn)混亂。下一個時鐘脈沖，否則將使計數(shù)器狀態(tài)出現(xiàn)混亂。因此，異步計數(shù)器對計數(shù)脈沖的頻率有嚴(yán)格的要求。因此，異步計數(shù)器對計數(shù)脈沖的頻率有嚴(yán)格的要求。3 3工作速度慢。隨著位數(shù)的增加，計數(shù)器從受時鐘觸發(fā)到穩(wěn)定狀態(tài)的建立，時延也大大增加。2、n個觸發(fā)器構(gòu)成n位二進制計數(shù)器或模2n計數(shù)器，或2n分頻器。C1CPFF31DQ3計數(shù)脈沖QRQ31DQQ22FFC1R2Q1DQQ11FFC1R1Q1DQQ00FFC1R0Q清零脈沖CR25 2 2二進制同步計數(shù)器二進制同步計數(shù)器 同步計數(shù)器同步計

18、數(shù)器是將計數(shù)脈沖同時引入到各級觸發(fā)器，是將計數(shù)脈沖同時引入到各級觸發(fā)器，當(dāng)輸入計數(shù)脈沖觸發(fā)時，各級觸發(fā)器的狀態(tài)同時發(fā)當(dāng)輸入計數(shù)脈沖觸發(fā)時，各級觸發(fā)器的狀態(tài)同時發(fā)生轉(zhuǎn)移。生轉(zhuǎn)移。 （1）二進制同步加法計數(shù)器 26圖圖5- -12 4位同步二進制加法計數(shù)器的邏輯圖位同步二進制加法計數(shù)器的邏輯圖QQ1KR1J2QC10C111JFFRQ計數(shù)脈沖清零脈沖CR0Q1JRFFQ11KC13FF1KRFFC1CP2Q1Q1K1J3&驅(qū)動方程驅(qū)動方程： J0 = K0 = 1 ， J1 = K1 = Q0 ， J2 = K2 = Q0Q1 ， J3 = K3 = Q0Q1Q227表表5-2 圖圖5-1

19、2所示所示4位二進制同步加法計數(shù)器的狀態(tài)表位二進制同步加法計數(shù)器的狀態(tài)表計數(shù)脈沖序號電 路 狀 態(tài)等效十進制數(shù)Q3 Q2 Q1 Q00123456789101112131415160 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00123456789101112131415028CPQ01Q2Q3Q圖圖5- -7 圖圖5- -6所示電路的時序圖所示電路的時序圖時序波形圖00000001Q0 、Ql 、Q2 、

20、Q3 的周期分別是計數(shù)脈沖(CP)周期的2倍、4倍、8倍、16倍，也就是說，Q0 、Ql 、Q2 、Q3 分別對CP波形進行了二分頻、四分頻、八分頻、十六分頻，因而計數(shù)器也可作為分頻器。J0 = K0 = 1 ， J1 = K1 = Q0 ，J2 = K2 = Q0Q1 ， J3 = K3 = Q0Q1Q2292310QQQ Q0000000100100011010001010111011010001001101010111100110111101111圖圖5-8 圖圖5- -6所示電路的狀態(tài)圖所示電路的狀態(tài)圖狀態(tài)圖2、00001111共16個狀態(tài)，所以也稱16進制（1位）加法計數(shù)器或模16（

21、M=16）加法計數(shù)器。結(jié)論結(jié)論1、每輸入一個計數(shù)脈沖，計數(shù)器的狀態(tài)按二進制加法規(guī)律加1。計數(shù)從計數(shù)從0000開始到開始到1111結(jié)束，然結(jié)束，然 后循后循環(huán)，所以稱加法計數(shù)。（或上叫上行計數(shù)）環(huán)，所以稱加法計數(shù)。（或上叫上行計數(shù)）30 同步計數(shù)器優(yōu)點：同步計數(shù)器的計數(shù)脈沖CP同時接到各位觸發(fā)器的時鐘脈沖輸入端，當(dāng)計數(shù)脈沖到來時，應(yīng)該翻轉(zhuǎn)的觸發(fā)器同時翻轉(zhuǎn)，所以速度比異步計數(shù)器高，但電路結(jié)構(gòu)比異步計數(shù)器復(fù)雜。31表表5-3 4位二進制同步減法計數(shù)器的狀態(tài)表位二進制同步減法計數(shù)器的狀態(tài)表計數(shù)脈沖序號電 路 狀 態(tài)等效十進制數(shù)Q3 Q2 Q1 Q00123456789101112131415160 0

22、 0 01 1 1 11 1 1 01 1 0 11 1 0 01 0 1 11 0 1 01 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 001514131211109876543210 （2）二進制同步減法計數(shù)器32 4位二進制同步減法計數(shù)器的狀態(tài)表如表5-3所示，分析其翻轉(zhuǎn)規(guī)律并與4位二進制同步加法計數(shù)器相比較，很容易看出，只要將圖5-12所示電路的各觸發(fā)器的驅(qū)動方程改為： J0 = K0 = 1 J1 = K1 = J2 = K2 = J3 = K3 = 就構(gòu)成了4位二進制同步減法計數(shù)器。0Q10

23、QQ012Q Q Q33 （3）二進制同步可逆計數(shù)器 既能作加計數(shù)又能作減計數(shù)的計數(shù)器稱為可逆計數(shù)器。圖圖5-13 二進制可逆計數(shù)器的邏輯圖二進制可逆計數(shù)器的邏輯圖QR02Q11JQCRRQFF清零脈沖FFC10C11K1K計數(shù)脈沖1K1QC12RCPQ1J1FF1J1J1KQR3C1FF3Q&111X 加/減控制信號34驅(qū)動方程驅(qū)動方程： J0 = K0 = 1 J1 = K1 = J2 = K2 = J3 = K3 = 當(dāng)控制信號X = 1時，F(xiàn)F1FF3中的各J、K端分別與低位各觸發(fā)器的Q端相連，作加法計數(shù)； 當(dāng)控制信號X = 0時，F(xiàn)F1FF3中的各J、K端分別與低位各觸發(fā)器的

24、端相連，作減法計數(shù)，實現(xiàn)了可逆計數(shù)器的功能。00QXXQ 1010QQXQXQ210210XQQQQXQQ35 3 3集成二進制計數(shù)器舉例集成二進制計數(shù)器舉例 （1）4位二進制同步加法計數(shù)器74161 由表可知，74161具有以下功能： 。當(dāng)RD 0時，不管其他輸入端的狀態(tài)如何，不論有無時鐘脈沖CP，計數(shù)器輸出將被直接置零（Q3Q2QlQ0 0000），稱為異步清零。清零預(yù)置使能時鐘預(yù)置數(shù)據(jù)輸入輸出工作模式RDLDEP ETCPD3 D2 D1 D0Q3 Q2 Q1 Q0011110111 0 01 1 d3 d2 d1 d0 0 0 0 0d3 d2 d1 d0保 持保 持計 數(shù)異步清零同步

25、置數(shù)數(shù)據(jù)保持?jǐn)?shù)據(jù)保持加法計數(shù)表表5-4 74161的功能表的功能表36 。當(dāng)RD 1、LD 0時，在輸入時鐘脈沖CP上升沿的作用下，并行輸入端的數(shù)據(jù)d3d2d1d0 被置入計數(shù)器的輸出端，即Q3Q2QlQ0 d3d2d1d0 。由于這個操作要與CP上升沿同步，所以稱為同步預(yù)置數(shù)。 。當(dāng)RD LD EP ET 1時，在CP端輸入計數(shù)脈沖，計數(shù)器進行二進制加法計數(shù)。 。當(dāng)RD LD 1 ，且EPET 0，即兩個使能端中有0時，則計數(shù)器保持原來的狀態(tài)不變。這時，如EP 0、ET 1，則進位輸出信號RCO保持不變；如ET 0則不管EP狀態(tài)如何，進位輸出信號 RCO 為低電平0。37圖圖5- -14 7

26、4161的時序圖的時序圖QCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零異步同步置數(shù)加法計數(shù)保持38 （2）4位二進制同步可逆計數(shù)器74191 D/是加/減控制端，為0時作加法計數(shù)，為1時作減法計數(shù)；MAX/MIN是最大/最小輸出端，RCO是進位/借位輸出端。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191（b）41235671516Vcc741918910111214133D0Q1GNDD1EN D/UQ3Q2QD2LDMAX/MINRCOCP0D（a）（a）邏輯功能示意圖）邏輯功能示意圖 （b）引腳圖）引腳圖圖圖5- -

27、15 7419l的邏輯功能示意圖及引腳圖的邏輯功能示意圖及引腳圖 異步預(yù)置數(shù)控制端預(yù)置數(shù)據(jù)輸入端3974191具有以下功能： 異步置數(shù)異步置數(shù)。當(dāng)LD0時，不管其他輸入端的狀態(tài)如何，不論有無時鐘脈沖CP，并行輸入端的數(shù)據(jù) d3d2d1d0 被直接置入計數(shù)器的輸出端，即Q3Q2QlQ0 d3d2d1d0 。由于該操作不受CP控制，所以稱為異步置數(shù)異步置數(shù)。注意該計數(shù)器無清零端，需清零時可用預(yù)置數(shù)的方法置零。表表5-5 741915-5 74191的功能表的功能表UD/預(yù)置使能加/減控制時鐘預(yù)置數(shù)據(jù)輸入輸出工作模式LDENCPD3 D2 D1 D0Q3 Q2 Q1 Q00111100 0 1 d3

28、 d2 d1 d0 d3 d2 d1 d0保 持加法計數(shù)減法計數(shù)異步置數(shù)數(shù)據(jù)保持加法計數(shù)減法計數(shù)40 保持保持。當(dāng)LD 1且EN 1時，則計數(shù)器保持原來的狀態(tài)不變。 計數(shù)計數(shù)。當(dāng)LD 1且EN 0時，在CP端輸入計數(shù)脈沖，計數(shù)器進行二進制計數(shù)。當(dāng)D/=0時作加法計數(shù)；當(dāng)D/=1時作減法計數(shù)。 最大/最小控制端 MAX / MIN 和進位/借位輸出端 RCO。它們的邏輯表達式為：32103210 / (/)/MAXMIND UQ Q QQD U Q Q Q Q /RCOEN CP MAX MIN即當(dāng)加法計數(shù)，計到最大值 1111 時，MAX / MIN 端輸出 1，如果此時 CP = 0，則RC

29、O = 0，發(fā)一個進位信號；當(dāng)減法計數(shù)，計到最小值0000時，MAX / MIN 端也輸出1。如果此時 CP = 0，則RCO = 0，發(fā)一個借位信號。41 5.3.2 5.3.2 非二進制計數(shù)器非二進制計數(shù)器 N 進制計數(shù)器又稱模N 計數(shù)器，當(dāng)N =2n 時，就是前面討論的n位二進制計數(shù)器；當(dāng)N 2n時，為非二進制計數(shù)器。非二進制計數(shù)器中最常用的是十進制計數(shù)器，下面討論8421BCD碼十進制計數(shù)器。 18421BCD碼同步十進制加法計數(shù)器 42（1）寫出驅(qū)動方程：圖圖5-16 8421BCD碼同步十進制加法計數(shù)器的邏輯圖碼同步十進制加法計數(shù)器的邏輯圖QQ1KR1J2QC10C111JFFRQ

30、計數(shù)脈沖清零脈沖CR0Q1JRFFQ11KC13FF1KRFFC1CP2Q1Q1K1J3&10J10KnnQQJ031n01QKnnQQJ012nnQQK012nnnQQQJ0123n03QK43（2）寫出JK觸發(fā)器的特性方程 ，然后將各驅(qū)動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：nnnQKQJQ1nnnnQQKQJQ0000010nnnnnnnnQQQQQQKQJQ10103111111nnnnnnnnnQQQQQQQKQJQ201201222212nnnnnnnnnQQQQQQQKQJQ30301233331310J10KnnQQJ031n01QKnnQQJ012nnQ

31、QK012nnnQQQJ0123n03QK44 （3）作狀態(tài)轉(zhuǎn)換表。 設(shè)初態(tài)為Q3Q2Q1Q0 = 0000表表5-6 圖圖5-16電路的狀態(tài)表電路的狀態(tài)表 nQ3nQ2nQ1nQ013nQ12nQ11nQ10nQ0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10123456789次態(tài)現(xiàn) 態(tài)計數(shù)脈沖序號45 （4 4）作狀態(tài)圖及時序圖）作狀態(tài)圖及時序圖。001100

32、000001Q2 101001000Q3Q0Q00101001010101100111圖圖5-17 圖圖5- -16的狀態(tài)圖的狀態(tài)圖圖圖5-18 圖圖5- -16的時序圖的時序圖QCPQ2QQ31012345678910狀態(tài)圖時序圖46（5）檢查電路能否自啟動。 在實際工作中，當(dāng)由于某種原因，使計數(shù)器進入無效狀態(tài)時，如果能在時鐘信號作用下，最終進入有效狀態(tài)，我們就稱該電路具有自啟動自啟動能力。圖圖5- -19 圖圖5- -16完整的狀態(tài)圖完整的狀態(tài)圖00110001QQQ00100100000001011001100012Q0111011003101110101100110111111110有

33、效循環(huán)有效狀態(tài)無效狀態(tài)47 28421BCD碼異步十進制加法計數(shù)器圖圖5- -20 8421BCD碼異步十進制加法計數(shù)器的邏輯圖碼異步十進制加法計數(shù)器的邏輯圖1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計數(shù)脈沖清零脈沖QQQQ&（1）寫出各邏輯方程式。 時鐘方程： CP0 = CP CP1 = Q0 CP2 = Q1 CP3 = Q0時鐘脈沖源的下降沿觸發(fā)48（1）寫出各邏輯方程式。 各觸發(fā)器的驅(qū)動方程：10J10KnQJ3111K12J12KnnQQJ12313K （2）將各驅(qū)動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次

34、態(tài)方程： （CP由10時此式有效） （Q0由10時此式有效） （Q1由10時此式有效） （Q0由10時此式有效）nnnnQQKQJQ0000010nnnnnQQQKQJQ13111111nnnnQQKQJQ2222212nnnnnnQQQQKQJQ31233331349 （3）作狀態(tài)轉(zhuǎn)換表。 設(shè)初態(tài)為Q3Q2Q1Q0 = 0000nQ3nQ2nQ1nQ013nQ12nQ11nQ10nQ 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0

35、00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10123456789CP3 CP2 CP1 CP0時鐘脈沖次態(tài)現(xiàn) 態(tài)計數(shù)脈沖序號表表5-7 圖圖5-20電路的狀態(tài)表電路的狀態(tài)表 50 3集成十進制計數(shù)器舉例 （1）8421BCD碼同步加法計數(shù)器74160 其功能表如表5-8所示。各功能實現(xiàn)的具體情況參見74161的邏輯圖。其中進位輸出端RCO的邏輯表達式為：03QQETRCO51表表5-8 741605-8 74160的功能表的功能表清零預(yù)置使能時鐘預(yù)置數(shù)據(jù)輸入輸出工作模式RDLDEP ETCPD3

36、D2 D1 D0Q3 Q2 Q1 Q0011110111 0 01 1 d3 d2 d1 d0 0 0 0 0d3 d2 d1 d0保 持保 持十進制計數(shù)異步清零同步置數(shù)數(shù)據(jù)保持?jǐn)?shù)據(jù)保持加法計數(shù)521Q1C11J1KRCPRD2Q2C11J1KR3Q3C11J1KR&補 邏輯電路補：補：分析圖所示的異步計數(shù)器電路。分析圖所示的異步計數(shù)器電路。解解根據(jù)電路寫出各級觸發(fā)器的激勵方程及時鐘信號。根據(jù)電路寫出各級觸發(fā)器的激勵方程及時鐘信號。 nnnnQCPQCPKJQCPKJCPCPKQQJ23333122211231, 1, 1, 1, 1, 1,53 23313121212311nnnnn

37、nnnnnQCPQQQQQQCPQQQQ根據(jù)激勵方程寫出各級觸發(fā)器的狀態(tài)轉(zhuǎn)移方程：根據(jù)激勵方程寫出各級觸發(fā)器的狀態(tài)轉(zhuǎn)移方程：111011000111010101偏偏 離離狀態(tài)狀態(tài)00000140011103110010201010011000000Q1Q2Q3Q1Q2Q3N(t)S(t)序號序號表 例狀態(tài)轉(zhuǎn)移表CPQ1Q2Q3CP3CP2CP1例 工作波形根據(jù)狀態(tài)轉(zhuǎn)移方程作狀態(tài)轉(zhuǎn)移表和工作波形圖：根據(jù)狀態(tài)轉(zhuǎn)移方程作狀態(tài)轉(zhuǎn)移表和工作波形圖：1 2 3 4 554000001010100011101110111圖6- -2- -29 例6- -4狀態(tài)轉(zhuǎn)移圖經(jīng)分析可知：該計數(shù)器電經(jīng)分析可知：該計數(shù)器

38、電路有個有效序列產(chǎn)生循環(huán)，路有個有效序列產(chǎn)生循環(huán)，偏離態(tài)能自動轉(zhuǎn)移到有效序列偏離態(tài)能自動轉(zhuǎn)移到有效序列中，故該電路是一個具有自啟中，故該電路是一個具有自啟動特性的模異步計數(shù)器。動特性的模異步計數(shù)器。根據(jù)狀態(tài)轉(zhuǎn)移表作狀態(tài)轉(zhuǎn)移圖。根據(jù)狀態(tài)轉(zhuǎn)移表作狀態(tài)轉(zhuǎn)移圖。注意：注意：異步計數(shù)器的分析與同步計數(shù)器分析的方法、步驟異步計數(shù)器的分析與同步計數(shù)器分析的方法、步驟是相同的，只是由于異步計數(shù)器各級觸發(fā)器的是相同的，只是由于異步計數(shù)器各級觸發(fā)器的時鐘不同時鐘不同，在作，在作狀態(tài)轉(zhuǎn)移方程和狀態(tài)轉(zhuǎn)移表時，必須考慮各級觸發(fā)器的觸發(fā)信狀態(tài)轉(zhuǎn)移方程和狀態(tài)轉(zhuǎn)移表時，必須考慮各級觸發(fā)器的觸發(fā)信號，因此，比同步計數(shù)器的分析略

39、為復(fù)雜。號，因此，比同步計數(shù)器的分析略為復(fù)雜。55 集成計數(shù)器一般為二進制和8421BCD碼十進制計數(shù)器，如果需要其他進制的計數(shù)器，可用現(xiàn)有的二進制或十進制計數(shù)器，利用其清零端或預(yù)置數(shù)端，外加適當(dāng)?shù)拈T電路連接而成。 3Q2QETCP0D1D2D3DRCO1Q0Q74161EPRDDL11計數(shù)脈沖231 0QQQ Q0000000100110010010001010110（a）（b）&Q30QQ21Q(a) 邏輯圖邏輯圖 (b) 狀態(tài)圖狀態(tài)圖圖圖5- -22 異步清零法組成異步清零法組成6進制計數(shù)器進制計數(shù)器 4任意進制計數(shù)器（1）。 適用于具有異步清零端的集成計數(shù)器。圖5-22（a）所

40、示是用集成計數(shù)器74161和與非門組成的6進制計數(shù)器。 56 （2）。 適用于具有同步清零端的集成計數(shù)器。圖5-23(a)所示是用集成計數(shù)器74163和與非門組成的6進制計數(shù)器。QDRETEP74163DRCO33QD211QL010QDCPDD1計數(shù)脈沖23Q0010000000011Q0001Q1Q010020101（a）（b）&QQ3Q012Q(a) 邏輯圖邏輯圖 (b) 狀態(tài)圖狀態(tài)圖圖圖5- -23 同步清零法組成同步清零法組成6進制計數(shù)器進制計數(shù)器57 （3）。 適用于具有異步預(yù)置端的集成計數(shù)器。 LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419

41、100計數(shù)脈沖0110011010011（b）01002Q11011QQQ3010101111001011010001010&1Q Q320QQ00（a）11(a) 邏輯圖邏輯圖 (b) 狀態(tài)圖狀態(tài)圖圖圖5-24 異步置數(shù)法組成余異步置數(shù)法組成余3碼十進制計數(shù)器碼十進制計數(shù)器該電路的有效狀態(tài)？該電路的有效狀態(tài)？是00111100，共10個狀態(tài)，可作為余3碼計數(shù)器。58 （4）。 適用于具有同步預(yù)置端的集成計數(shù)器。圖5-25（a）所示是用集成計數(shù)器74160和與非門組成的7進制計數(shù)器。QDRETEP74160DRCO33QD211QL010QDCPDD1計數(shù)脈沖23Q0101000110

42、111Q0100Q1Q100021001（a）（b）001101101Q3Q201QQ(a) 邏輯圖邏輯圖 (b) 狀態(tài)圖狀態(tài)圖圖圖5-25 同步置數(shù)法組成的同步置數(shù)法組成的7進制計數(shù)器進制計數(shù)器是十進制計數(shù)器59 注意注意： 改變集成計數(shù)器的模可用清零法，也可用預(yù)置數(shù)法。清零法比較簡單，預(yù)置數(shù)法比較靈活。但不管用那種方法，都應(yīng)首先搞清所用集成組件的清零端或預(yù)置端是異步還是同步工作方式，根據(jù)不同的工作方式選擇合適的清零信號或預(yù)置信號。60 5.3.3 組成分頻器組成分頻器 模N計數(shù)器進位輸出端輸出脈沖的頻率是輸入脈沖頻率的1/N，因此可用模N計數(shù)器組成N分頻器。 例例5.3.1 某石英晶體振蕩

43、器輸出脈沖信號的頻率為32768Hz，用74161組成分頻器，將其分頻為頻率為1Hz的脈沖信號。 解： 因為32768=215，經(jīng)15級二分頻，就可獲得頻率為1Hz的脈沖信號。因此將四片74161級聯(lián)，從高位片（4）的Q2輸出即可，其邏輯電路如圖5-26所示。圖圖5- -26 例例5.3.1的邏輯電路圖的邏輯電路圖D13D D3DCPQ Q00RCO74161(4)L21ETQDQR2DEP1RRCO0CP0D3DDD1QQETQ3DQEPL1D1274161(3)2QCP332Q1EP74161(2)D0D2DQD10QDRETLRCOD3RQ1DQDCP0EPD1L2D1RCO3ETDQD

44、074161(1)2Q=32768Hz111111ff=1Hz61 5.3.4 5.3.4 序列信號發(fā)生器序列信號發(fā)生器 序列信號是在時鐘脈沖的作用下，按一定周期循環(huán)產(chǎn)生的一組二進制信號。如111011101110，每隔4位重復(fù)一次1110，稱為4位序列脈沖信號。序列脈沖信號廣泛用于數(shù)字設(shè)備測試、通信和遙控中的識別信號或基準(zhǔn)信號等。 20QQ3Q2QETCP0D1D2D3DRCO1Q0Q74161EPRDDL11&ZCP&1G1G2G3Q0Q12QQ3圖圖5- -27 計數(shù)器組成序列信號發(fā)生器計數(shù)器組成序列信號發(fā)生器例例圖5-27是用74161及門電路構(gòu)成的序列信號發(fā)生器。其中

45、74161與G1構(gòu)成了一個模5計數(shù)器，且Z = 。62 在CP作用下，計數(shù)器的狀態(tài)變化如表5-9所示。由于Z = ，故不同狀態(tài)下的輸出如該表的右列所示。因此，這是一個01010序列信號發(fā)生器，序列長度P = 5。20QQ nQ2nQ1nQ012nQ11nQ10nQ010100 0 10 1 00 1 11 0 00 0 00 0 00 0 10 1 00 1 11 0 0Z Z輸出次態(tài)現(xiàn) 態(tài)表表5-9 狀態(tài)表狀態(tài)表 63 用計數(shù)器輔以數(shù)據(jù)選擇器構(gòu)成各種序列發(fā)生器的方法如下： 第一步 構(gòu)成一個模P計數(shù)器； 第二步 選擇適當(dāng)?shù)臄?shù)據(jù)選擇器，把欲產(chǎn)生的序列按規(guī)定的順序加在數(shù)據(jù)選擇器的數(shù)據(jù)輸入端，把地址

46、輸入端與計數(shù)器的輸出端適當(dāng)?shù)剡B接在一起。 64例例5.3.2 試用計數(shù)器74161和數(shù)據(jù)選擇器設(shè)計一個01100011序列發(fā)生器。 解：解：由于序列長度P = 8 ，故將74161構(gòu)成模8計數(shù)器，并選用數(shù)據(jù)選擇器74151產(chǎn)生所需序列，從而得電路如圖5-28所示。圖圖5-28 計數(shù)器和數(shù)據(jù)選擇器組成序列信號發(fā)生器計數(shù)器和數(shù)據(jù)選擇器組成序列信號發(fā)生器112DD0RETDEPDLCPQQ31741613QD1RCO2QD0CP1DZ2D74151D6DDDG74Y3D150DY0A1A2A11110000模8計數(shù)器655.4 5.4 寄存器寄存器 寄存器是計算機和其它數(shù)字系統(tǒng)中用來存儲代碼或數(shù)據(jù)的

47、邏輯部件。寄存器通常分為兩大類：和。數(shù)碼寄存器是存儲二進制數(shù)碼、運算結(jié)果或指令等信息的電路。移位寄存器不但可存放數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移位。寄存器是由觸發(fā)器和門電路組成的，一個觸發(fā)器能存放一位二進制數(shù)碼，那么個觸發(fā)器可以存放位二進制數(shù)碼。 5.4.1 5.4.1 數(shù)碼寄存器數(shù)碼寄存器 數(shù)碼寄存器存儲二進制數(shù)碼的時序電路組件，它具有接收和寄存二進制數(shù)碼的邏輯功能。前面介紹的各種集成觸發(fā)器，就是一種可以存儲一位二進制數(shù)的寄存器，用n個觸發(fā)器就可以存儲n位二進制數(shù)。661DRC1FFQ01DRC1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3

48、FFQ33Q41235671516D0DGNDQ2Q2D2Vcc74LS175（b）891011121413RDQ011QQ1CPD33Q3QQ01CP(a)DD3012DD1DR（a）邏輯圖）邏輯圖圖圖5-29 4位集成寄存器位集成寄存器74LSl751DRC1FFQ01DRC1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q41235671516D0DGNDQ2Q2D2Vcc74LS175（b）891011121413RDQ011QQ1CPD33Q3QQ01CP(a)DD3012DD1DR （b）引腳排列）引腳排列異步清零控制端并行數(shù)據(jù)輸入端Q0Q3并行數(shù)據(jù)輸出

49、端 該電路的數(shù)碼接收過程為：將需要存儲的四位二進制數(shù)碼送到數(shù)據(jù)輸入端D0D3 ，在CP端送一個時鐘脈沖，脈沖上升沿作用后，四位數(shù)碼并行地出現(xiàn)在四個觸發(fā)器Q端。67 74LS175的功能示于表12-10中。表表12-10 74LS175的功能表的功能表清零時鐘輸 入輸 出工作模式RDCPD0 D1 D2 D3Q0 Q1 Q2 Q3011110 D0 D1 D2 D3 0 0 0 0D0 D1 D2 D3保 持保 持 異步清零數(shù)碼寄存數(shù)據(jù)保持?jǐn)?shù)據(jù)保持68 5.4.2 5.4.2 移位寄存器移位寄存器 功能功能：寄存數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移動1位。移位寄存器移

50、位寄存器單向移位寄存器雙向移位寄存器每輸入一個移位脈沖，寄存器中的數(shù)碼可向左或向右移一位在控制信號作用下，既可進行左移又可進行右移位操作691 1單向移位寄存器單向移位寄存器 （1）4位右移寄存器。 設(shè)移位寄存器的初始狀態(tài)為0000，串行輸入數(shù)碼DI =1101，從高位到低位依次輸入。在4個移位脈沖作用后，輸入的4位串行數(shù)碼1101全部存入了寄存器中。其邏輯電路如圖5-30所示，狀態(tài)表如表5-11所示，時序圖如圖5-31所示。70圖圖5-30 D觸發(fā)器組成的觸發(fā)器組成的4位右移寄存器位右移寄存器QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行輸入串行輸出D0D1

51、D20FF1FF2FF3FF并 行 輸 出D3圖圖5- -31 圖圖5- -30電路的時序圖電路的時序圖2Q1Q0CPQ1234567893QID111071表表5-11 右移寄存器的狀態(tài)表右移寄存器的狀態(tài)表移位脈沖輸入數(shù)碼輸 出CPDIQ0 Q1 Q2 Q30123411010 0 0 01 0 0 01 1 0 00 1 1 01 0 1 1 移位寄存器中的數(shù)碼可由Q3、Q2、Q1和Q0并行輸出，也可從Q3 串行輸出。串行輸出時，要繼續(xù)輸入4個移位脈沖，才能將寄存器中存放的4位數(shù)碼1101依次輸出。圖5-31中第5個到第8個CP脈沖及所對應(yīng)的Q3、Q2、Q1、Q0波形，就是將4位數(shù)碼110

52、1串行輸出的過程。所以，移位寄存器具有串行輸入并行輸出和串行輸入串行輸出兩種工作方式。72 （2）左移寄存器。 如果將圖5-30所示的4位右移寄存器的串行輸入改在低位端，從低位到高位依次輸入，就變?yōu)槿鐖D5-32所示的4位左移寄存器。在4個移位脈沖作用后，輸入的4位串行數(shù)碼將從右至左全部存入了寄存器中，和4位右移寄存器的情況完全相反。圖圖5- -32 D觸發(fā)器組成的觸發(fā)器組成的4位左移寄存器位左移寄存器1DC1RQ1DQRC1Q1D1DC1C1RQRCPCRD01DFF0FF1FF23FF20并 行 輸 出3QQ1QQID串行輸入串行輸出2DD373 2雙向移位寄存器雙向移位寄存器圖圖5-33

53、D觸發(fā)器組成的觸發(fā)器組成的4位雙向左移寄存器位雙向左移寄存器RFF1DC13Q&1R1DC12FFQ&1R1DC11FFQ&1FF&C1R01DQ1111QQQQ1302CPCR串行輸入SLD（左移）串行輸入DSR（右移）串行輸出DOR（右移）串行輸出DOL（左移）移位控制SS=1：右移S=0：左移并 行 輸 出74 由圖可知該電路的驅(qū)動方程為： 其中，DSR為右移串行輸入端，DSL為左移串行輸入端。當(dāng)S = 1時，D0 = DSR 、D1 = Q0 、D2 = Q1 、D3 = Q2 ，在 CP 脈沖作用下，實現(xiàn)右移操作；當(dāng)S = 0時，D0 = Q1、D1

54、= Q2 、D2 = Q3、D3 = DSL ，在CP脈沖作用下，實現(xiàn)左移操作。10QSDSDSR201QSQSD312QSQSDSLDSQSD2375 3 3集成移位寄存器集成移位寄存器7419474194 74194是由四個觸發(fā)器組成的功能很強的四位移位寄存器。0Q1QS3D2D1D0D2Q3Q74194（a）41235671516D0D1D2GNDQ3Q2Q1Vcc74194（b）891011121413RD3D0SQ0SRDCPSLSR01SRSLS1CPDDDD（a）邏輯功能示意圖）邏輯功能示意圖 （b）引腳圖）引腳圖圖圖5-34-34 集成移位寄存器集成移位寄存器741947674

55、194功能表如表5-12所示:表表5-12 74194的功能表的功能表 nQ0nQ1nQ2nQ3 1 0 1輸 入輸 出工作模式清零控制串行輸入時鐘并行輸入RDS1 S0DSL DSRCPD0 D1 D2 D3Q0 Q1 Q2 Q30 0 0 0 0異步清零10 00 0 保 持110 10 1 1 0 右移，DSR為串行輸入，Q3為串行輸出111 01 01 0 左移，DSL為串行輸入，Q0為串行輸出11 11 1 D0 D1 D2 D3D0 D1 D2 D3并行置數(shù)nQ0nQ1nQ2nQ0nQ1nQ2nQ1nQ2nQ3nQ1nQ2nQ30 77 由表5-12可以看出74194具有如下功能。

56、 （1）異步清零。當(dāng)RD = 0時即刻清零，與其他輸入狀態(tài)及CP無關(guān)。 （2）S1、S0是控制輸入。當(dāng)RD = 1時74194有如下4種工作方式： 當(dāng)S1S0 = 00時，不論有無CP到來，各觸發(fā)器狀態(tài)不變，為保持工作狀態(tài)。 當(dāng)S1S0 = 01時，在CP的上升沿作用下，實現(xiàn)右移（上移）操作，流向是 SRQ0Q1Q2Q3 。 當(dāng)S1S0 = 10時，在CP的上升沿作用下，實現(xiàn)左移（下移）操作，流向是SLQ3Q2Q1Q0 。 當(dāng)S1S0 = 11時，在CP的上升沿作用下，實現(xiàn)置數(shù)操作：D0Q0 ，D1Q1 ，D2Q2 ，D3Q3 。 DSL 和DSR分別是左移和右移串行輸入。D0、D1、D2和D

57、3是并行輸入端。Q0和Q3分別是左移和右移時的串行輸出端，Q0、Q1、Q2 和Q3為并行輸出端。78 有時要求在移位過程中數(shù)據(jù)不要丟失，仍然保存在寄存器中。此時，只要將移位寄存器的最高位的輸出接至最低位的輸入端，或?qū)⒆畹臀坏妮敵鼋又磷罡呶坏妮斎攵?，即將移位寄存器的首尾相連就可實現(xiàn)上述功能。這種寄存器稱為循環(huán)移位寄存器，它也可以作為計數(shù)器用，稱為環(huán)形計數(shù)器環(huán)形計數(shù)器。 （1）環(huán)形計數(shù)器）環(huán)形計數(shù)器 圖5-35是用74194構(gòu)成的環(huán)形計數(shù)器的邏輯圖和狀態(tài)圖。0Q1QS3D2D1D0D2Q3Q74194SRDCPDSLSRD01111000START0Q31000Q0100Q2Q001010001（

58、b）（a）（a）邏輯圖）邏輯圖 （b）狀態(tài)圖）狀態(tài)圖圖圖5- -35 用用74194構(gòu)成的環(huán)形計數(shù)器構(gòu)成的環(huán)形計數(shù)器 79 當(dāng)正脈沖起動信號START到來時，使S1S0 = 11，從而不論移位寄存器74194的原狀態(tài)如何，在CP作用下總是執(zhí)行置數(shù)操作使Q0Q1Q2Q3 = 1000。當(dāng)START由1變0之后，S1S0 = 01，在CP作用下移位寄存器進行右移操作。在第四個CP 到來之前Q0Q1Q2Q3 = 0001。這樣在第四個 CP 到來時，由于DSR = Q3 = 1，故在此CP作用下Q0Q1Q2Q3 =1000?？梢娫撚嫈?shù)器共4個狀態(tài)，為模4計數(shù)器。 環(huán)形計數(shù)器的電路十分簡單，N位移位寄

59、存器可以計N個數(shù)，實現(xiàn)模N計數(shù)器，且狀態(tài)為1的輸出端的序號即代表收到的計數(shù)脈沖的個數(shù)，通常不需要任何譯碼電路。80 （2）扭環(huán)形計數(shù)器）扭環(huán)形計數(shù)器 為了增加有效計數(shù)狀態(tài)，擴大計數(shù)器的模，將上述接成右移寄存器的74194的末級輸出Q3反相后，接到串行輸入端DSR ，就構(gòu)成了扭環(huán)形計數(shù)器，如圖5-36（a）所示，圖（b）為其狀態(tài)圖?？梢娫撾娐酚?個計數(shù)狀態(tài)，為模8計數(shù)器。一般來說，N位移位寄存器可以組成模2N的扭環(huán)形計數(shù)器，只需將末級輸出反相后，接到串行輸入端。QD1SR013SQQSSLD74194DRD DCPQ02D1D3201Q（b）100000012QQ00000300111Q（a）0

60、清零1100011111101111（a）邏輯圖）邏輯圖 （b）狀態(tài)圖）狀態(tài)圖圖圖5- -36 用用74194構(gòu)成的扭環(huán)形計數(shù)器構(gòu)成的扭環(huán)形計數(shù)器815.5 時序邏輯電路的設(shè)計方法時序邏輯電路的設(shè)計方法 5.5.1 時序邏輯電路的設(shè)計步驟時序邏輯電路的設(shè)計步驟 所謂時序邏輯電路的設(shè)計，是根據(jù)要求實現(xiàn)的邏輯功能，求出滿足此功能的最簡單的時序邏輯電路的過程。一般步驟如下： （1）分析設(shè)計要求，建立原始狀態(tài)圖或原始狀態(tài)轉(zhuǎn)換表 首先分析給定的邏輯問題，明確輸入、輸出變量，并且定義其對應(yīng)的意義；再設(shè)定電路的狀態(tài)數(shù)，將電路的狀態(tài)按順序編號，然后按照題意畫出原始狀態(tài)圖或原始狀態(tài)轉(zhuǎn)換表。 （2）進行狀態(tài)化簡，求出最簡狀態(tài)圖 在原始狀態(tài)圖中，凡是輸入相同輸出也相同,要轉(zhuǎn)換的次態(tài)也相同的狀態(tài)，皆稱為等價狀態(tài)。狀態(tài)化簡就是將多個等價狀態(tài)合并，丟掉多余狀態(tài)，從而得到最簡狀態(tài)