CMOS的制造(工藝)流程

1、CMOS反相器的制造工藝流程-可編輯修改-院系：交通科學(xué)與工程學(xué)院 學(xué)號(hào) : 11131066 姓名 ： 姬勃2013 年 12 月 9 日摘 要：雖然集成電路制造工藝在快速發(fā)展，但始終都是以幾 種主要的制造工藝為基礎(chǔ)。文章介紹了CMOS反相器的主要工藝流程,并對(duì)集成電路的主要制造工藝作了簡(jiǎn)要分析。關(guān)鍵詞：CMOS反相器、工作原理、工藝流程1.1 CMOS反相器介紹CMOS反相器由一個(gè)P溝道增強(qiáng)型MOS管和一個(gè)N溝道增強(qiáng) 型MOS管串聯(lián)組成。通常P溝道管作為負(fù)載管，N溝道管作為 輸入管。這種配置可以大幅降低功耗，因?yàn)樵趦煞N邏輯狀態(tài)中， 兩個(gè)晶體管 中的一個(gè)總是截止的。處理速率也能得到很好的提

2、高，因?yàn)榕cNMOS型和PMOS型反相器相比，CMOS反相器 的電阻相對(duì)較低1.1工作原理耳兩個(gè)MOS管的開(kāi)啟電壓VGS(th)P <0， VGS(th)N >0，通常為了保證正常工作，要求VDD>|VGS(th)P |+V GS(th)N。若輸入VI為低電平(如0V)，則負(fù)載管導(dǎo)通，輸入管截止，輸出電壓接近 Vdd。若輸入VI為高電平（如Vdd），則輸入管導(dǎo)通，負(fù)載管截止，輸出電壓接近0V。綜上所述，當(dāng)VI為低電平時(shí)Vo為高電平；VI為高電平時(shí)Vo為低電平，電路實(shí)現(xiàn)了非邏輯運(yùn)算，是非門 反相器。1.1 CMOS的制造流程CMOS是集成電路的最基本單元，它的制作流程可分為前段和

3、后段，前段 流程主要完成元件的制作，包括組件隔離區(qū)的形成、阱的植入、柵極的制成、 LDD的植入、源極和漏極的制成。后段流程主要完成元件之間的互連，包括第 一層金 屬的制成、第二層金屬的制成、保護(hù)層和焊墊的制成。以0.25微米制程為例，具體分為以下步驟。1.1.1組件隔離區(qū)的形成1.初始清洗 初始清洗就是將晶圓放入清洗槽中，利用化學(xué)或物理的方 法將在晶圓表面的塵粒，或雜質(zhì)去除，防止這些雜質(zhì)塵粒，對(duì)后續(xù)的制程造成影響，使得組件無(wú)法正常工作。表2.1是半導(dǎo)體制程中所用到的標(biāo)準(zhǔn)清洗步驟。表2.1半導(dǎo)體制程中所用到的標(biāo)準(zhǔn)清洗步驟步清洗溫 度清除之污染物驟化學(xué)溶劑1HSO+HO (4:1)120 C有機(jī)污

4、染物2DWater室溫洗清3NH4OH+H2O2+H2O8090 C微塵4DWater室溫洗清5HCL+H2O2+H2O(1:1:5)8090 C金屬離子6DWater室溫洗清7HF+WO (1:50)室溫原生氧化層8DWater室溫洗清2.前置氧化圖2.2為前置氧化示意圖。先長(zhǎng)一層薄薄的二氧化硅，目的是為了降低后 續(xù) 制程中的應(yīng)力，因?yàn)橐诰A的表面形成一層厚的氮化硅，而氮化硅具有很 強(qiáng)的 應(yīng)力，會(huì)影響晶圓表面的結(jié)構(gòu)，因此在這一層氮化硅及硅晶圓之間，加入 一層二 氧化硅減緩氮化硅的應(yīng)力，因?yàn)榈杈哂欣Χ趸杈哂袕埩Γ?因此加入一層二氧化硅可以平衡掉硅晶圓表面的應(yīng)力。圖2.2前置氧化3

5、 沉積氮化硅-可編輯修改-圖2.3為沉積氮化硅示意圖。利用 PECVD的技術(shù)沉積氮化硅，用來(lái)隔絕氧氣 與硅的接觸，以定義出組件隔離的區(qū)域，使不被氮化硅所覆蓋的區(qū)域，被 氧化而形成組件隔離區(qū)。離子布植-離子布植是將所需的注入兀素（如砷）電離成正離子，并使其獲得 所需的能量，以很快的速度射入硅芯片的技術(shù)。而這個(gè)固體材料主要是由原子 核和電子組成的。Silicon MtndeSilicon Epi Layer PSilicon Substrate P*圖2.3沉積氮化硅4. 組件隔離區(qū)的光罩形成 圖2.4是組件隔離區(qū)的光罩形成示意圖，利用微影的技術(shù)，上光阻，將要氧化絕緣的區(qū)域的光阻去除，而定義出組件

6、隔離區(qū)。Silicon 環(huán)i Layer F"Silicon Substrate P+圖2.4組件隔離區(qū)的光罩形成5. 氮化硅的蝕刻 圖2.5是氮化硅的蝕刻示意圖，將需要氧化區(qū)域的氮化硅利用活性離子蝕刻法去除。接著再將光阻去除Silu.Mi. deTran si stor active AreasSilicon Epi Layer PSilicon 5f；bstrat亡 P*圖 2.5 氮化硅的蝕刻6. 元件隔離區(qū)的氧化 圖 2.6 是元件隔離區(qū)的氧化示意圖，利用氧化技 術(shù)，在組件隔離區(qū)長(zhǎng)成一層厚厚的二氧化硅，形成組件的隔離區(qū)。注：氧化-二氧化硅（SiO2）的制作方法有 :1.熱氧化

7、法； 2.沉積法； 3.陽(yáng)極氧化法； 4.氧離子注入氧化法。其中較常用的熱氧化法又可分為 1.干氧化 法；2.- 可編輯修改 -濕氧化法；3.純水氧化法；4.摻氯氧化法。而濕氧化法又有普通濕氧氧化法及氫氧合成濕氧化法。Fuiure PM OS TransistorFuture NMOS Transi storSilicon Epi Layer PSilicon Substrate P*圖2.6元件隔離區(qū)的氧化7. 去除氮化硅 圖2.7是去除氮化硅示意圖，利用活性離子蝕刻 技術(shù)將氮化硅去除。Future PM OS TransistorFuture NMOS Transi storSilicon

8、 Epi Layer PSilicon Substrate P圖2.7去除氮化硅1.1.2阱的植入1.N型阱的形成圖2.8是N型阱的形成示意圖，將光阻涂在芯片上之后，利用微影技術(shù)，將所要形成的N型阱區(qū)域的圖形定義出來(lái)，即將所要定義的N型阱區(qū)域的光阻去除掉。利用離子布植的技術(shù)，將磷打入晶圓中，形成N型阱osphorou s IonsIT WellSiitcon Epi Layer P'Sii it ontral e F*2.P 型阱的形成圖 2.9 是 P 型阱的形成示意圖，將光阻涂在芯片上之后，利用微影技術(shù)， 將 所要形成的 P 型阱區(qū)域的圖形定義出來(lái)，即將所要定義的 P 型阱區(qū)域的光

9、 阻去 除掉。利用離子布植的技術(shù)，將硼打入晶圓中，形成 P 型阱。接著再利用 有機(jī)溶 劑將光阻去除。圖2.9 P型阱的形成3.退火及氧化層的形成圖2.10是退火及氧化層的形成示意圖，離子布植之后會(huì)嚴(yán)重地破壞了晶格的完整性。所以，摻雜離子布植之后的晶圓必須經(jīng)過(guò)合理的退火。退火就 是利用 各種形式的能量轉(zhuǎn)換產(chǎn)生熱量來(lái)消除晶圓中晶格缺陷和內(nèi)應(yīng)力，以恢復(fù) 晶格的完整性。同時(shí)使使注入雜質(zhì)原子進(jìn)入到替代位置而有效的活化加入的雜 質(zhì)。 Sacrificial Osa de1, kJ：；：: ; : y'KWell平-斑11寒迸!Silicon Epi Layer PSilicon Substrate

10、 P+圖2.10退火及氧化層的形成4.去除二氧化硅 圖2.11是去除二氧化硅示意圖，利用濕式蝕刻的方法將芯片表面的二氧化硅予以去除M Well-P' WellSilicon Epi Layer PSilicon Subs frat e 卩or VTell'o"J- El I1.1.3柵極的制成1. 柵極(gate)氧化層的形成圖2.12是柵極(gate)氧化層的形成示意圖，利用熱氧化形成良好品質(zhì)的二 氧化硅，作為柵極的氧化層，此道步驟為制作CMOS的關(guān)鍵步驟。圖2.12柵極(gate)氧化層的形成2多晶硅的沉積圖2.13多晶硅的沉積3 柵極光罩的形成圖2.14是柵極光

11、罩的形成示意圖，先上光阻，再利用微影技術(shù)將柵極的區(qū)域定義出來(lái)豳獗11圖2.13是多晶硅的沉積示意圖，利用 LPCVD的技術(shù)沉積多晶硅在晶圓表面，以達(dá)到在閘極的區(qū)域有好的電性接觸點(diǎn)注：LPCVD-低壓化學(xué)氣相沉積。低壓化學(xué)氣相沉積是在爐管中完成的,Polvst li con是將氣體反應(yīng)物通入爐管中，加以反應(yīng)形成所需的物質(zhì)在芯片上。Silicon Substrate P*PiJvQilironP' WpMSilicon Epi Layer PSilicon Epi Layer PSilicon Substrate P+圖 2.14 柵極光罩的形4.活性離子蝕刻圖2.15是活性離子蝕刻示意圖

12、，利用活性離子蝕刻 將柵極區(qū)域以外，再用LPCVD所成長(zhǎng)的多晶硅及在形成柵極時(shí)所生長(zhǎng)的二氧化硅給蝕刻。* Pcly (jate Electrode.Gate Osi deM WellEL WellSilicon Epi Layer PSikcon Substrate P+-可編輯修改-圖2.15活性離子蝕刻5. 熱氧化圖 2.16是熱氧化示意圖，利用氧化技術(shù)，在晶圓表面形成一層氧化層。Sih con Epi Layer PSilicon Substrate P+圖2.16熱氧化1.1.4 LDD 的植入1. NLDD 植入圖 2.17 是 NLDD 植入示意圖。首先上光阻，利用微影技術(shù)將 NM

13、OS 的 源 極及漏極區(qū)域的光罩形成之后 , 在 NMOS 的源極和漏極 (source and drain) 植 入一 層很薄的 LDD ，然后去光阻。注：在次微米 MOS 中要用低摻雜漏極( LDD )來(lái)抑制熱載流子效應(yīng) .，因 為 熱載流子效應(yīng)會(huì)導(dǎo)致元件劣化且影響晶片的可靠度。 LDD 為高濃度的 source and drain 提供了一個(gè)擴(kuò)散緩沖層，抑制了熱載流子效應(yīng)。圖2.17 NLDD植入3. PLDD植入圖 2.18是PLDD植入示意圖，首先上光阻，利用微影技術(shù)將PMOS的源極及漏極區(qū)域的光罩形成之后,.在PMOS的源極和漏極同樣植入一層很薄的-可編輯修改-LDD，然后去光阻卄

14、 Ions圖2.18 PLDD植入1.1.5源極及漏極的形成1.沉積氮化硅 圖2.19是沉積氮化硅示意圖，用化學(xué)氣相沉積方法沉積一層氮化硅Silicon Substrate P+b 圖 ell_Silicon Epi Layer P圖2.19沉積氮化硅2. 蝕刻氮化硅圖2.20是蝕刻氮化硅示意圖，蝕刻掉氮化硅，但會(huì)在側(cè)壁留下一些殘余物,被稱為spacer。圖2.20蝕刻氮化硅3.NMOS的源極及漏極區(qū)域制成圖 2.21是NMOS的源極及漏極區(qū)域制成示意圖，首先上光阻，利用微影技術(shù)NMOS的源極及漏極區(qū)域的光罩形成之后，再利用離子布植技術(shù)將砷元素打 入源極及漏極的區(qū)域，接著做退火的處理-可編輯修

15、改 -圖2.21 NMOS的源極及漏極區(qū)域制成4.PMOS的源極及漏極的制成圖2.22是PMOS的源極及漏極的制成示意圖，首先利用微影技術(shù)將PMOS的源極及漏極區(qū)域的光罩形成(p-channel Source/Drain Mask)之后，再 利用離子布 植的技術(shù)將硼元素打入源極及漏極的區(qū)域。飛兀(+9 Ions圖2.22 PMOS的源極及漏極的制成5.沉積Ti并形成TiSi2圖2.23是沉積Ti并形成TiSi2示意圖，Ti在高溫下與Si反應(yīng)生成TiSi2Titanium Silicide圖2.26第一層接觸金屬之接觸洞之形成6.Ti的蝕刻，把柵極側(cè)壁的Ti蝕刻掉N* Drain'P-

16、WellSilicon Epi Layer P'Silicon Substrate P*圖2.24 Ti的蝕刻1.1.6第一層互連的制作1.沉積含硼磷的氧化層（BPSG）圖2.25是沉積含硼磷的氧化層（BPSG ）示意圖，由于加入硼磷的氧化層熔 點(diǎn) 會(huì)比較低，當(dāng)其加熱后會(huì)有些微流動(dòng)的性質(zhì)，所以可以利用其來(lái)做初級(jí)平坦化。BMC：!l：i1ST WeilSilicon Substrate P*Silicon Epi Layer PliiCISlI圖2.25沉積含硼磷的氧化層（BPSG）2.第一層接觸金屬之接觸洞之形成圖2.26是第一層接觸金屬之接觸洞之形成示意圖，上光阻之后，利用微影 技術(shù)

17、將第一層接觸金屬的光罩形成。再利用活性離子蝕刻將接觸點(diǎn)上的材料去 掉（Contact RIE Etch），去掉光阻，再將晶圓放置于加熱爐管中，升高溫度,使ASG產(chǎn)生些微的流動(dòng)，即初級(jí)平坦化。3 形成TiN層圖2.27是形成TiN層示意圖，利用濺鍍的技術(shù)，濺鍍上一層 TiN圖2.27形成TiN層4 沉積鎢圖2.28是沉積鎢示意圖，沉積鎢并添滿接觸洞，然后用 CMP （化學(xué)機(jī)械 研磨）的方法去掉表面的鎢。Silicon Epi Layer PSilicon Substrate P*圖2.28沉積鎢5.第一層金屬的制成圖2.29是第一層金屬的制成示意圖，利用濺鍍的技術(shù)，濺鍍上一層鋁金但在鋁的上下表面

18、也要做 Ti/TiN層。Met aS 1TiN (.500A) - sntireflective csatizigAldu (5000A) - main car duct orTiN (500A) -barrierJTi (200A.) eltctromisrlion gh tin tllllL7 Cent art Plug圖2.29第一層金屬的制成6.第一層金屬的蝕刻圖2.30是第一層金屬的蝕刻示意圖，利用微影技術(shù)，定義出第一層金屬的 光罩。接著將鋁金屬利用化學(xué)蝕刻的技術(shù)，將不要的部份去除。Silicon Substrate P+圖 2.30第一層金屬的蝕刻1.1.7第二層互連的制成1.沉積

19、第一層介電膜（IMD1）圖2.31是沉積IMD1示意圖，沉積一層介電膜（IMD）主要成分是硅玻璃。然后用化學(xué)機(jī)械研磨的方法做表面平坦化處理。IMD1mireN- WellSilicon Substrate P*P-Wdi圖2.31沉積IMD1-可編輯修改-2第二層接觸金屬連接線形成 圖 2.32 是第二層接觸金屬的連接線的形成示意圖，利用微影技術(shù)將第二層接觸金屬的圖形制造出來(lái)，再利用活性離子蝕刻法來(lái)做接觸點(diǎn)的蝕刻(Contact Etch) 。之后去掉光阻。然后沉積鎢并添滿接觸洞，用CMP (化學(xué)機(jī)械研磨)的 方法去掉表面的鎢。- 可編輯修改 -LbZEEilMttallBPSGI:.:.:.

20、:.:.'左;I：.：.：.：.：.：.：.：.：.：.：.：.：.：.：.：.：.：.軒.：城:$12：；：.J.：.：.：.：.：.：.：.：.：.：.：.：.：.：.：.：】：.：，：Silicon Epi Layer P"Silicon Substrate P+，一.十屈詢帀麗矗帀£Mg:：H： !i!：:血A"： ： .”；：；3!i!i!：!：!：!：!：!聞 jl 肋靡 I 冏_：.：:* ； ： . * . ： ： ： ： ： ： ： ： ： ： ： ：«：-?： ?： ：'：'：'：'：'：'：'：'：'：'