實(shí)驗(yàn)一 門電路邏輯功能及測(cè)試 實(shí)驗(yàn)報(bào)告

1、7實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)一 門電路邏輯功能及測(cè)試一、實(shí)驗(yàn)?zāi)康?、熟悉門電路邏輯功能。2、熟悉數(shù)字電路實(shí)驗(yàn)箱及示波器使用方法。二、實(shí)驗(yàn)儀器1、示波器；2、實(shí)驗(yàn)用元器件：74LS00 二輸入端四與非門 2 片74LS20 四輸入端雙與非門 1 片74LS86 二輸入端四異或門 1 片74LS04 六反相器 1 片三、實(shí)驗(yàn)內(nèi)容及結(jié)果分析1、測(cè)試門電路邏輯功能 選用雙四輸入與非門74LS20 一只，插入面包板（注意集成電路應(yīng)擺正放平），按圖1.1接線，輸入端接S1S4(實(shí)驗(yàn)箱左下角的邏輯電平開(kāi)關(guān)的輸出插口)，輸出端接實(shí)驗(yàn)箱上方的LED 電平指示二極管輸入插口D1D8 中的任意一個(gè)。 將邏輯電平開(kāi)關(guān)按表1.1 狀

2、態(tài)轉(zhuǎn)換，測(cè)出輸出邏輯狀態(tài)值及電壓值填表。實(shí)驗(yàn)電路如右圖所示：實(shí)驗(yàn)結(jié)果：表 1.1輸 入輸 出1234Y電壓（V）111100011114.141001114.140000114.139000014.140各引腳電平輸出Va/VVb/VVc/VVd/V電壓（V）5.0045.0035.0035.003005.0035.0035.0034.141005.0025.0024.1400005.0024.13900004.140結(jié)果分析：74LS20是雙四輸入與非門，其邏輯表達(dá)式為：Y=。設(shè)置如表1.1的輸入，所得結(jié)果如表1.1所示。通過(guò)此電路，測(cè)試了與非門電路的邏輯功能為：只有當(dāng)四個(gè)全為1時(shí)，輸出為0

3、；只要有一個(gè)不為1，輸出為1。2、邏輯電路的邏輯關(guān)系 用 74LS00 雙輸入四與非門電路，按圖1.2、圖1.3 接線，將輸入輸出邏輯關(guān)系分別填入表1.2，表1.3 中。 寫出兩個(gè)電路的邏輯表達(dá)式。圖1.2的邏輯表達(dá)式：Y=（A+B）（A+B）圖1.3的邏輯表達(dá)式：Z=AB Y= (A+B）（A+B）實(shí)驗(yàn)電路如圖所示：實(shí)驗(yàn)結(jié)果如下表所示：輸入輸出 ABY電壓/V0000.1840113.8041013.7841100.181表 1.2 表 1.3輸入輸出ABYY電壓/VZZ電壓/V0000.17600.1530112.57700.1541013.57200.1541100.39014.161結(jié)

4、果分析：經(jīng)分析，上述兩電路圖的邏輯表達(dá)式如上所示。按表格1.2、1.3輸入信號(hào)，得到如上圖所示的結(jié)果，驗(yàn)證了邏輯電路的邏輯關(guān)系。3、利用與非門控制輸出用一片74LS00 按圖1.4 接線。S分別接高、低電平開(kāi)關(guān)，用示波器觀察S對(duì)輸出脈沖的控制作用。電路圖如圖1.4所示。結(jié)果如下： 結(jié)果分析：根據(jù)電路圖，可得邏輯表達(dá)式為：Y= ，其功能為，當(dāng)S=1時(shí)，輸出與輸入反向，當(dāng)S=0時(shí)，輸出始終為高電平?？梢酝ㄟ^(guò)該與非門控制輸出結(jié)果。4、用與非門組成其它門電路并測(cè)試驗(yàn)證 組成或非門：用一片二輸入端四與非門組成或非門，畫出電路圖，測(cè)試并填表1.4。實(shí)驗(yàn)電路如下圖所示： 1ABL實(shí)驗(yàn)結(jié)果如表1.4所示實(shí)驗(yàn)結(jié)

5、果分析：對(duì)照表1.4的實(shí)驗(yàn)結(jié)果可知，用與非門組成其他電路，滿足邏輯電路的邏輯表達(dá)式的結(jié)果。 組成異或門： 將異或門表達(dá)式轉(zhuǎn)化為與非門表達(dá)式； 畫出邏輯電路圖； 測(cè)試并填表1.5。實(shí)驗(yàn)電路圖如下所示：&A13&9&28 1112& B4613L105實(shí)驗(yàn)結(jié)果如圖表1.5所示：輸入輸出 ABY001010100110輸入輸出 ABY000011101110表 1.4 表 1.5實(shí)驗(yàn)結(jié)果分析：對(duì)照表1.5的實(shí)驗(yàn)結(jié)果可知，用與非門組成其他電路，滿足邏輯電路的邏輯表達(dá)式的結(jié)果。5、異或門邏輯功能測(cè)試 選二輸入四異或門電路74LS86，按圖1.5 接線，輸入端1、2、4、5

6、 接電平開(kāi)關(guān)輸出插口，輸出端A、B、Y 接電平顯示發(fā)光二極管。 將電平開(kāi)關(guān)按表1.6 的狀態(tài)轉(zhuǎn)換，將結(jié)果填入表中。實(shí)驗(yàn)電路圖如下：實(shí)驗(yàn)結(jié)果如表格所示：輸入輸出1245A BYY（V）0000000031510001014.1651100000016411110000167實(shí)驗(yàn)結(jié)果分析：分析實(shí)驗(yàn)結(jié)果可知：異或門的邏輯功能為當(dāng)兩個(gè)輸入信號(hào)相同時(shí)，輸出為0，當(dāng)兩個(gè)輸入信號(hào)不同時(shí)，輸出為1。四小結(jié)：試驗(yàn)中的問(wèn)題： 在做該實(shí)驗(yàn)時(shí) ，第二步實(shí)驗(yàn)邏輯電路的邏輯關(guān)系，其邏輯電路圖中沒(méi)有畫出接入電源，故我們以為不用接電源就可以，但是做了半天也沒(méi)有做出來(lái)。這個(gè)是

7、個(gè)常識(shí)問(wèn)題，有源器件使用時(shí)，都要接入電源。另外在第四部分，要求自己畫出邏輯電路圖，我們畫的電路圖上看去是正確的，但是也是怎么都得不到正確的結(jié)果。詢問(wèn)老師后，才知道引腳都是成組發(fā)揮功能的。實(shí)驗(yàn)的結(jié)果與理論分析結(jié)果比較：如果不考慮誤差的存在，本次試驗(yàn)的結(jié)果與理論分析結(jié)果一致。實(shí)驗(yàn)任務(wù)完成情況：第一次試驗(yàn)，我們做了一上午，因?yàn)橐恍┗A(chǔ)知識(shí)不是很清楚，加上準(zhǔn)備工作也沒(méi)有做的非常好，所以這次做的很慢。但是我們保證質(zhì)量的完成了此次試驗(yàn)。思考題： 怎樣判斷門電路邏輯功能是否正常?答：門電路功能正常與否的判斷：(1)按照門電路功能，根據(jù)輸入和輸出，列出真值表。(2)按真值表輸入電平，查看它的輸出是否符合真值表。(3)所有真值表輸入狀態(tài)時(shí)，它的輸出都是符合真值表，則門電路功能正常；否則門電路功能不正常。 與非門一個(gè)輸入接連續(xù)脈沖，其余端什么狀態(tài)允許脈沖通過(guò)？什么狀態(tài)時(shí)禁止脈沖通過(guò)？對(duì)脈沖信號(hào)有何要求？答：與非門接髙電平則其他信號(hào)可以通過(guò)，接低電平則輸出恒為0，與非門的真值表是“有0出1，全1出0”。所以一個(gè)輸入接時(shí)鐘，就是用時(shí)鐘控制與非門，當(dāng)時(shí)鐘脈沖為高電平時(shí)，允許信號(hào)通過(guò)，為低電平時(shí)關(guān)閉與非門。 異