實驗三態(tài)門和OC門的研究

1、實驗二實驗二 三態(tài)門和三態(tài)門和oc門的研究門的研究 一、實驗目的一、實驗目的 (1) 熟悉兩種特殊的門電路：三態(tài)門和熟悉兩種特殊的門電路：三態(tài)門和oc門；門； (2) 了解了解“總線總線”結構的工作原理。結構的工作原理。 二、實驗原理二、實驗原理 數(shù)字系統(tǒng)中，有時需把兩個或兩個以上集成邏輯門的輸出端連接起來，完成一定的邏數(shù)字系統(tǒng)中，有時需把兩個或兩個以上集成邏輯門的輸出端連接起來，完成一定的邏輯功能。普通輯功能。普通ttl門電路的輸出端是不允許直接連接的。圖門電路的輸出端是不允許直接連接的。圖2_1示出了兩個示出了兩個ttl門輸出短門輸出短接的情況，為簡單起見，圖中只畫出了兩個與非門的推拉式輸

2、出級。設門接的情況，為簡單起見，圖中只畫出了兩個與非門的推拉式輸出級。設門a處于截止狀態(tài)，處于截止狀態(tài)，若不短接，輸出應為高電平；設門若不短接，輸出應為高電平；設門b處于導通狀態(tài)，若不短接，輸出應為低電平。在把門處于導通狀態(tài)，若不短接，輸出應為低電平。在把門a和門和門b的輸出端作如圖的輸出端作如圖3_2_1所示連接后，從電源所示連接后，從電源vcc經(jīng)門經(jīng)門a中導通的中導通的t4、d3和門和門b中導中導通的通的 t5到地，有了一條通路，其不良后果為：圖到地，有了一條通路，其不良后果為：圖3_2_1 不正常情況：普通不正常情況：普通ttl門電路輸門電路輸出端短接出端短接 (1)輸出電平既非高電平，

3、也非低電平，而是兩者之間的某一值，導致邏輯功能混亂。輸出電平既非高電平，也非低電平，而是兩者之間的某一值，導致邏輯功能混亂。 (2)上述通路導致輸出級電流遠大于正常值上述通路導致輸出級電流遠大于正常值(正常情況下正常情況下t4和和t5總有一個截止總有一個截止)，導致功，導致功耗劇增，發(fā)熱增大，可能燒壞器件。耗劇增，發(fā)熱增大，可能燒壞器件。 集電極開路門和三態(tài)門是兩種特殊的集電極開路門和三態(tài)門是兩種特殊的ttl電路，它們允許把輸出端互相連在一起使用。電路，它們允許把輸出端互相連在一起使用。 1集電極開路門集電極開路門(oc門門) 集電極開路門集電極開路門(open-collector gate)

4、，簡稱，簡稱oc門。它可以看成是圖門。它可以看成是圖3_2_1所示的所示的ttl與非門輸出級中移去了與非門輸出級中移去了t4、d3部分。集電極開路與非門的電路結構與邏輯符號如圖部分。集電極開路與非門的電路結構與邏輯符號如圖3_2_2所示。必須指出：所示。必須指出：oc門只有在外接負載電阻門只有在外接負載電阻rc和電源和電源ec后才能正常工作，如圖中后才能正常工作，如圖中虛線所示。虛線所示。 圖3_2_1 不正常情況：普通ttl門電路輸出端短接圖圖3_2_2 集電極開路與非門集電極開路與非門 由兩個集電極開路與非門由兩個集電極開路與非門(0c)輸出端相連組成的電路如圖輸出端相連組成的電路如圖3_

5、2_3所示，它們的輸出：所示，它們的輸出： 即把兩個集電極開路與非門的輸出相與即把兩個集電極開路與非門的輸出相與(稱為線與稱為線與)，完成與或非的邏輯功能。，完成與或非的邏輯功能。0c門主門主要有以下三方面的應用：要有以下三方面的應用： (1) 實現(xiàn)電平轉換圖實現(xiàn)電平轉換圖3_2_3 oc門的線與應用門的線與應用 無論是用無論是用ttl電路驅動電路驅動cmos電路還是用電路還是用cmos電路驅動電路驅動ttl電路，驅動門必須能為負電路，驅動門必須能為負載門提供合乎標準的高、低電平和足夠的驅動電流，即必須同時滿足下列四式：載門提供合乎標準的高、低電平和足夠的驅動電流，即必須同時滿足下列四式： 驅

6、動門驅動門 負載門負載門 voh(min) vih(min) vol(max) vil(max) ioh(max) iih iol(max) iil圖圖3_2_3 oc門的線與應用門的線與應用 其中其中:voh(min)-門電路輸出高電平門電路輸出高電平voh的下限值；的下限值； vol(max) -門電路輸出低電平門電路輸出低電平vol的上限值；的上限值； ioh(max)-門電路帶拉電流負載的能力，或稱放電流能力；門電路帶拉電流負載的能力，或稱放電流能力； iol(max)門電路帶灌電流負載的能力，或稱吸電流能力；門電路帶灌電流負載的能力，或稱吸電流能力； vih(min)-為能保證電路處

7、于導通狀態(tài)的最小輸入為能保證電路處于導通狀態(tài)的最小輸入(高高)電平；電平； vil(max) -為能保證電路處于截止狀態(tài)的最大輸入為能保證電路處于截止狀態(tài)的最大輸入(低低)電平。電平。 iih 輸入高電平時流入輸入端的電流；輸入高電平時流入輸入端的電流； iil - 輸入低電平時流出輸入端的電流。輸入低電平時流出輸入端的電流。 當當74系列或系列或74ls系列系列ttl電路驅動電路驅動cd4000系列或系列或74hc系列系列cmos電路時，不能直接電路時，不能直接驅動，因為驅動，因為74系列的系列的ttl電路電路voh(min) = 2.4v，74ls系列的系列的ttl電路電路voh(min)

8、=2.7v，cd4000系列的系列的cmos電路電路vih(min)=3.5v，74hc系列系列cmos電路電路vih(min)=3.15v，顯，顯然不滿足然不滿足voh(min) vih(min) 最簡單的解決方法是在最簡單的解決方法是在ttl電路的輸出端與電源之間接入上拉電阻電路的輸出端與電源之間接入上拉電阻rc，如圖，如圖3_2_4所所示。示。圖圖3_2_4 ttl(oc)門驅動門驅動cmos電路的電平轉換電路的電平轉換 (2)實現(xiàn)多路信號采集，使兩路以上的信息共用一個傳輸通道實現(xiàn)多路信號采集，使兩路以上的信息共用一個傳輸通道(總線總線)； (3)利用電路的線與特性方便地完成某些特定的邏

9、輯功能。利用電路的線與特性方便地完成某些特定的邏輯功能。 在實際應用時，有時需將幾個在實際應用時，有時需將幾個oc門的輸出端短接，后面接門的輸出端短接，后面接m個普通個普通ttl與非門作為負載，與非門作為負載，如圖如圖3_2_5所示。為保證集電極開路門的輸出電平符合邏輯要求，所示。為保證集電極開路門的輸出電平符合邏輯要求，rc的數(shù)值選擇范圍為：的數(shù)值選擇范圍為： 圖圖3_2_5 計算計算oc門外接電阻門外接電阻rc的工作狀態(tài)的工作狀態(tài) m(7)個輸入端個輸入端(a) 計算計算rc最大值最大值(b) 計算計算rc最小值圖最小值圖3_2_5 計算計算oc門外接電阻門外接電阻rc的的工作狀態(tài)工作狀態(tài)

10、其中其中 iceo - oc門輸出三極管門輸出三極管t5截止時的漏電流；截止時的漏電流； ec 外接電源電壓值；外接電源電壓值； m - ttl負載門個數(shù)；負載門個數(shù)； n 輸出短接的輸出短接的oc門個數(shù)；門個數(shù)； m 各負載門接到各負載門接到oc門輸出端的輸入端總和。門輸出端的輸入端總和。 rc值的大小會影響輸出波形的邊沿時間，在工作速度較高時，值的大小會影響輸出波形的邊沿時間，在工作速度較高時，rc的取值應接近的取值應接近rc(min)。 2三態(tài)門三態(tài)門 三態(tài)門，簡稱三態(tài)門，簡稱tsl(three-state logic)門，是在普通門電路的基礎上，附加使能控制端門，是在普通門電路的基礎上

11、，附加使能控制端和控制電路構成的。圖和控制電路構成的。圖3_2_6所示為三態(tài)門的結構和邏輯符號。三態(tài)門除了通常的高電平所示為三態(tài)門的結構和邏輯符號。三態(tài)門除了通常的高電平和低電平兩種輸出狀態(tài)外，還有第三種輸出狀態(tài)和低電平兩種輸出狀態(tài)外，還有第三種輸出狀態(tài)高阻態(tài)。處于高阻態(tài)時，電路與負高阻態(tài)。處于高阻態(tài)時，電路與負載之間相當于開路。圖載之間相當于開路。圖(a)是使能端高電平有效的三態(tài)與非門，當使能端是使能端高電平有效的三態(tài)與非門，當使能端en = 1時，電路時，電路為正常的工作狀態(tài)，與普通的與非門一樣，實現(xiàn)為正常的工作狀態(tài)，與普通的與非門一樣，實現(xiàn)y = ；當；當en = 0時，為禁止工作時，為

12、禁止工作狀態(tài)，狀態(tài)，y輸出呈高阻狀態(tài)。圖輸出呈高阻狀態(tài)。圖(b)是使能端低電平有效的三態(tài)與非門，當是使能端低電平有效的三態(tài)與非門，當 = 0時，時，電路為正常的工作狀態(tài)，實現(xiàn)電路為正常的工作狀態(tài)，實現(xiàn)y = ；當；當 = 1時，電路為禁止工作狀態(tài)，時，電路為禁止工作狀態(tài)，y輸出呈高阻狀態(tài)。輸出呈高阻狀態(tài)。_ab_en_ab_en 圖圖3_2_6 三態(tài)門的結構和邏輯符號三態(tài)門的結構和邏輯符號 三態(tài)門電路用途之一是實現(xiàn)總線傳輸。總線傳輸?shù)姆绞接袃煞N，一種是單向總線，如三態(tài)門電路用途之一是實現(xiàn)總線傳輸。總線傳輸?shù)姆绞接袃煞N，一種是單向總線，如圖圖3_2_7(a)所示，功能表見表所示，功能表見表3_2

13、_1所示，可實現(xiàn)信號所示，可實現(xiàn)信號a1、a2、a3向總線向總線y的分時傳送；的分時傳送；另一種是雙向總線，如圖另一種是雙向總線，如圖3_2_7(b)所示，功能表見表所示，功能表見表3_2_2所示，可實現(xiàn)信號的分時雙向所示，可實現(xiàn)信號的分時雙向傳送。單向總線方式下，要求只有需要傳輸信息的那個三態(tài)門的控制端處于使能狀態(tài)傳送。單向總線方式下，要求只有需要傳輸信息的那個三態(tài)門的控制端處于使能狀態(tài)(en = 1)，其余各門皆處于禁止狀態(tài)，其余各門皆處于禁止狀態(tài)(en = o)，否則會出現(xiàn)與普通，否則會出現(xiàn)與普通ttl門線與運用時同樣的問門線與運用時同樣的問題，因而是絕對不允許的。題，因而是絕對不允許的

14、。 圖圖3_2_7 三態(tài)門總線傳輸方式三態(tài)門總線傳輸方式 表表3_2_1 單向總線邏輯功能單向總線邏輯功能 表表3_2_2 雙向總線邏輯功能雙向總線邏輯功能 三、預習要求三、預習要求 (1)根據(jù)設計任務的要求，畫出邏輯電路圖，并注明管腳號。 (2)擬出記錄測量結果的表格。 (3)完成第七項中的思考題1、2、3。四、實驗內容圖四、實驗內容圖3_2_8 設計要求框圖設計要求框圖 1、用三態(tài)門實現(xiàn)三路信號分時傳送的總線結構?？驁D如圖3_2_8所示，功能如表3_2_3所示。 圖3_2_8 設計要求框圖表表3_2_3 設計要求的邏輯功能設計要求的邏輯功能 在實驗中要求：在實驗中要求： (1)靜態(tài)驗證靜態(tài)

15、驗證 控制輸入和數(shù)據(jù)輸入端加高、低電平，用電壓表測量輸出高電平、低電平控制輸入和數(shù)據(jù)輸入端加高、低電平，用電壓表測量輸出高電平、低電平的電壓值。的電壓值。 (2)動態(tài)驗證動態(tài)驗證 控制輸入加高、低電平，數(shù)據(jù)輸入加連續(xù)矩形脈沖，用示波器對應地觀察控制輸入加高、低電平，數(shù)據(jù)輸入加連續(xù)矩形脈沖，用示波器對應地觀察數(shù)據(jù)輸入波形和輸出波形。數(shù)據(jù)輸入波形和輸出波形。 (3)動態(tài)驗證時，分別用示波器中的動態(tài)驗證時，分別用示波器中的ac耦合與耦合與dc耦合，測定輸出波形的幅值耦合，測定輸出波形的幅值vp-_p及高、及高、低電平值。低電平值。 2、用集電極開路、用集電極開路(oc)“與非與非”門實現(xiàn)三路信號分時

16、傳送的總線結構。門實現(xiàn)三路信號分時傳送的總線結構。 要求與實驗內容要求與實驗內容1相同。相同。 3、在實驗內容、在實驗內容2的電路基礎上將電源的電路基礎上將電源ec從從+5v改為改為+10v，測量，測量oc門的輸出高、低電門的輸出高、低電平的電壓值。平的電壓值。 五、注意事項五、注意事項 (1)做電平轉換實驗時，只能改變做電平轉換實驗時，只能改變ec，千萬不能將，千萬不能將oc門的電源電壓門的電源電壓+vcc接至接至+10v，以，以免燒壞器件。免燒壞器件。 (2)用三態(tài)門實現(xiàn)分時傳送時，不能同時有兩個或兩個以上三態(tài)門的控制端處于使能狀用三態(tài)門實現(xiàn)分時傳送時，不能同時有兩個或兩個以上三態(tài)門的控制

17、端處于使能狀態(tài)。態(tài)。 六、報告要求六、報告要求 (1) 畫出示波器觀察到的波形，且輸入與輸出波形必須對應，即在一個相位平面上比較畫出示波器觀察到的波形，且輸入與輸出波形必須對應，即在一個相位平面上比較兩者的相位關系。兩者的相位關系。 (2)根據(jù)要求設計的任務應有設計過程和設計邏輯圖，記錄實際檢測的結果，并進行分根據(jù)要求設計的任務應有設計過程和設計邏輯圖，記錄實際檢測的結果，并進行分析。析。 (3)完成第七項中的思考題完成第七項中的思考題4。 七、思考題七、思考題 用用oc 門時是否需外接其它元件門時是否需外接其它元件?如果需要，此元件應如何取值如果需要，此元件應如何取值? 幾個幾個oc 門的輸出端是否允許短接門的輸出端是否允許