第三章多層次的存儲器(白中英第五版)

1、第三章第三章 多層次的存儲器多層次的存儲器計算機組成原理3.1 3.1 存儲器概述存儲器概述一一. .存儲器的分類存儲器的分類 存儲器是計算機系統(tǒng)中的記憶設備，用來存放程序存儲器是計算機系統(tǒng)中的記憶設備，用來存放程序和數據。和數據。 存儲器主要完成兩大功能：存儲器主要完成兩大功能：l存儲（寫入存儲（寫入write) write) 1.1.取出（讀出取出（讀出readread）2021年10月30日星期六3.1 3.1 存儲器概述存儲器概述存儲器三項基本要求：存儲器三項基本要求：l大容量大容量l高速度高速度l低成本低成本構成存儲器的構成存儲器的存儲介質存儲介質，目前主要采用半導體器件和磁，目前主

2、要采用半導體器件和磁性材料。存儲器中最小的存儲單位就是一個雙穩(wěn)態(tài)半導性材料。存儲器中最小的存儲單位就是一個雙穩(wěn)態(tài)半導體電路或一個體電路或一個CMOSCMOS晶體管或磁性材料的晶體管或磁性材料的存儲元存儲元，它可存，它可存儲一個二進制代碼。由若干個存儲元組成一個儲一個二進制代碼。由若干個存儲元組成一個存儲單元存儲單元 2021年10月30日星期六3.1 3.1 存儲器概述存儲器概述l 存儲元：存儲一位二進制信息的存儲元件。存儲元：存儲一位二進制信息的存儲元件。l 存儲單元：主存中最小可編址的單位，是對主存可存儲單元：主存中最小可編址的單位，是對主存可訪問操作的最小單位。訪問操作的最小單位。l 然

3、后再由許多存儲單元按一定規(guī)則組成一個存儲體。然后再由許多存儲單元按一定規(guī)則組成一個存儲體。 根據存儲材料的性能及使用方法不同，存儲器有各種不同根據存儲材料的性能及使用方法不同，存儲器有各種不同的分類方法的分類方法: : 1 1）. .按存儲介質分類按存儲介質分類 u 半導體存儲器半導體存儲器：用半導體器件組成的存儲器。：用半導體器件組成的存儲器。2021年10月30日星期六3.1 3.1 存儲器概述存儲器概述u磁表面存儲器磁表面存儲器：用磁性材料做成的存儲器。：用磁性材料做成的存儲器。 2).2).按存儲方式分類按存儲方式分類 u隨機存儲器隨機存儲器：任何存儲單元的內容都能被隨機存取，：任何存

4、儲單元的內容都能被隨機存取，且存取時間和存儲單元的物理位置無關。且存取時間和存儲單元的物理位置無關。u順序存儲器順序存儲器：只能按某種順序來串行存取，存取時間：只能按某種順序來串行存取，存取時間和存儲單元的物理位置有關。和存儲單元的物理位置有關。2021年10月30日星期六3.1 3.1 存儲器概述存儲器概述3 3）. .按存儲器的讀寫功能分類按存儲器的讀寫功能分類u只讀存儲器只讀存儲器( (ROM)ROM)：存儲的內容是固定不變的，只能讀存儲的內容是固定不變的，只能讀出而不能寫入的半導體存儲器。出而不能寫入的半導體存儲器。u隨機讀寫存儲器隨機讀寫存儲器( (RAM)RAM)：既能讀出又能寫入

5、的半導體存既能讀出又能寫入的半導體存儲器。儲器。 4 4）. .按信息的可保存性分類按信息的可保存性分類u非永久記憶的存儲器：非永久記憶的存儲器：斷電后信息即消失的存儲器。斷電后信息即消失的存儲器。如半導體存儲器（易失性存儲器）如半導體存儲器（易失性存儲器）2021年10月30日星期六3.1 3.1 存儲器概述存儲器概述u永久記憶性存儲器：永久記憶性存儲器：斷電后仍能保存信息的存儲器。斷電后仍能保存信息的存儲器。如磁性存儲器，一般作外存使用。如磁性存儲器，一般作外存使用。ROMROM也是特殊的這也是特殊的這類存儲器（非易失性存儲器）類存儲器（非易失性存儲器）5 5）. .按在計算機系統(tǒng)中的作用

6、分類按在計算機系統(tǒng)中的作用分類 根據存儲器在計算機系統(tǒng)中所起的作用，可分為根據存儲器在計算機系統(tǒng)中所起的作用，可分為主存主存儲器、輔助存儲器、高速緩沖存儲器、控制存儲器儲器、輔助存儲器、高速緩沖存儲器、控制存儲器等。等。2021年10月30日星期六3.1 3.1 存儲器概述存儲器概述二二. .存儲器的存儲器的分級分級結構結構為了解決對存儲器要求容量大，速度快，成本低三者之間的為了解決對存儲器要求容量大，速度快，成本低三者之間的矛盾，目前通常采用矛盾，目前通常采用多級存儲器體系結構多級存儲器體系結構，即使用，即使用高速緩高速緩沖存儲器、主存儲器和外存儲器沖存儲器、主存儲器和外存儲器。2021年1

7、0月30日星期六名稱名稱簡稱簡稱用途用途特點特點高速緩沖存儲器Cache高速存取指令和數據存取速度快，但存儲容量小主存儲器主存存放計算機運行期間的大量程序和數據存取速度快，存儲容量不大外存儲器外存存放系統(tǒng)程序和大型數據文件及數據庫存儲容量大，位成本低3.1 3.1 存儲器概述存儲器概述三三.主存儲器的技術指標主存儲器的技術指標 主存儲器的性能指標主要是主存儲器的性能指標主要是存儲容量、存取時間、存儲周存儲容量、存取時間、存儲周期和存儲器帶寬期和存儲器帶寬。 字存儲單元字存儲單元 ：即存放一個機器字的存儲單元，相應的地：即存放一個機器字的存儲單元，相應的地址稱為字地址。一個機器字可以包含數個字節(jié)

8、，所以一個址稱為字地址。一個機器字可以包含數個字節(jié)，所以一個字存儲單元也可包含數個能夠單獨編址的字節(jié)地址。字存儲單元也可包含數個能夠單獨編址的字節(jié)地址。1.1.下面列出主存儲器的主要幾項技術指標：下面列出主存儲器的主要幾項技術指標：2021年10月30日星期六3.1 3.1 存儲器概述存儲器概述 存儲容量存儲容量在一個存儲器中可以容納的存儲單元總數在一個存儲器中可以容納的存儲單元總數 體現存儲空間的大小單位：字數，字節(jié)數體現存儲空間的大小單位：字數，字節(jié)數 存取時間存取時間 啟動到完成一次存儲器操作所經歷的時間啟動到完成一次存儲器操作所經歷的時間 體現主存的速度體現主存的速度 單位：單位： 存

9、儲周期存儲周期連續(xù)啟動兩次操作所需間隔的最小時間連續(xù)啟動兩次操作所需間隔的最小時間 體現主存的速度單位：體現主存的速度單位： 存儲器帶寬存儲器帶寬單位時間里存儲器所存取的信息量單位時間里存儲器所存取的信息量 體現數據傳輸速率技術指標體現數據傳輸速率技術指標 單位：位單位：位/ /秒，字節(jié)秒，字節(jié)/ /秒秒2021年10月30日星期六3.2 3.2 半導體存儲器半導體存儲器RAMRAMl 目前廣泛使用的內部存儲器是半導體存儲器，根據存儲信目前廣泛使用的內部存儲器是半導體存儲器，根據存儲信息的原理不同，可將半導體存儲器分為息的原理不同，可將半導體存儲器分為: :u靜態(tài)靜態(tài)MOSMOS存儲器（存儲器

10、（SRAMSRAM）u動態(tài)動態(tài)MOSMOS存儲器（存儲器（DRAMDRAM）l 半導體存儲器的優(yōu)缺點半導體存儲器的優(yōu)缺點優(yōu)點：存儲速度快，存儲體積小，可靠性高優(yōu)點：存儲速度快，存儲體積小，可靠性高缺點：斷電時，讀寫存儲器不能保存信息缺點：斷電時，讀寫存儲器不能保存信息2021年10月30日星期六3.2 .1 SRAM3.2 .1 SRAM存儲器存儲器一、基本的靜態(tài)存儲元陣列一、基本的靜態(tài)存儲元陣列1.1.基本存儲元基本存儲元 SRAMSRAM中中, ,用一個鎖存器用一個鎖存器( (觸發(fā)器觸發(fā)器) )作為存儲元。作為存儲元。 只要直流供電電源一直加在這個記憶電路上，它就無限只要直流供電電源一直加

11、在這個記憶電路上，它就無限期地保持記憶的期地保持記憶的1 1狀態(tài)或狀態(tài)或0 0狀態(tài)。如果電源斷電，那么存狀態(tài)。如果電源斷電，那么存儲的數據儲的數據(1(1或或0)0)就會丟失。就會丟失。2.2.三組信號線三組信號線1 1）地址線）地址線 2 2）數據線）數據線 3 3）控制線）控制線 圖圖 3.2 3.2 基本的靜態(tài)存儲元陣列基本的靜態(tài)存儲元陣列2021年10月30日星期六3.2 .1 SRAM3.2 .1 SRAM存儲器存儲器二、基本的二、基本的SRAMSRAM邏輯結構邏輯結構 SRAMSRAM芯大多采用芯大多采用雙譯碼雙譯碼方式，以便組織更大的存儲容量。方式，以便組織更大的存儲容量。 地址

12、譯碼器地址譯碼器 二級譯碼：二級譯碼： 將地址分成將地址分成x x向、向、y y向兩部分，第一級進行向兩部分，第一級進行x x向向( (行譯碼行譯碼) )和和y y向向( (列譯碼列譯碼) )的獨立譯碼的獨立譯碼, ,然后在存儲陣列然后在存儲陣列中完成第二級的交叉譯碼。中完成第二級的交叉譯碼。2021年10月30日星期六3.2 .1 SRAM3.2 .1 SRAM存儲器存儲器 讀與寫的互鎖邏輯讀與寫的互鎖邏輯 控制信號中控制信號中/CS/CS是片選信號，是片選信號，/CS/CS有效時（低電平），有效時（低電平），門門G1G1、G2G2均被打開。均被打開。/OE/OE為讀出使能信號，為讀出使能信

13、號，/OE/OE有效時有效時（低電平），門（低電平），門G2G2開啟，當寫命令開啟，當寫命令/WE=1/WE=1時（高電平），時（高電平），門門G1G1關閉，存儲器進行讀操作。寫操作時，關閉，存儲器進行讀操作。寫操作時，/WE=0/WE=0，門，門G1G1開啟，門開啟，門G2G2關閉。注意，門關閉。注意，門G1G1和和G2G2是互鎖的，一個開是互鎖的，一個開啟時另一個必定關閉，這樣保證了讀時不寫，寫時不讀。啟時另一個必定關閉，這樣保證了讀時不寫，寫時不讀。圖圖3.3 32K3.3 32K8 8位的位的SRAMSRAM邏輯結構圖邏輯結構圖存儲陣列為三維結構，即存儲陣列為三維結構，即256256行

14、行128128列列8 8位位2021年10月30日星期六3.2 .1 SRAM3.2 .1 SRAM存儲器存儲器三、存儲器的三、存儲器的讀寫周期讀寫周期1.1.在讀周期中在讀周期中，地址線先有效，以便進行地址譯碼，選中，地址線先有效，以便進行地址譯碼，選中存儲單元。為了讀出數據，片選信號存儲單元。為了讀出數據，片選信號/CS/CS和讀出使能信和讀出使能信號號/OE/OE也必須有效也必須有效( (由高電平變?yōu)榈碗娖接筛唠娖阶優(yōu)榈碗娖? )。從地址有效。從地址有效開始經開始經tAQ(tAQ(讀出讀出) )時間，數據總線時間，數據總線I/OI/O上出現了有效的讀上出現了有效的讀出數據。之后出數據。之

15、后/CS/CS、/OE/OE信號恢復高電平，信號恢復高電平，tRCtRC以后才允以后才允許地址總線發(fā)生改變。許地址總線發(fā)生改變。tRCtRC時間稱為讀周期時間。時間稱為讀周期時間。2021年10月30日星期六3.2 .1 SRAM3.2 .1 SRAM存儲器存儲器 在寫周期中在寫周期中，也是地址線先有效，接著片選信號，也是地址線先有效，接著片選信號/CS/CS有有效，寫命令效，寫命令/WE/WE有效有效( (低電平低電平) )。 此時數據總線此時數據總線I/OI/O上必須置寫入數據，在上必須置寫入數據，在tWDtWD時間段時間段將數據寫入存儲器。之后撤消寫命令將數據寫入存儲器。之后撤消寫命令/

16、WE/WE和和/CS/CS。 為了寫入可靠，為了寫入可靠，I/OI/O線的寫入數據要有維持時間線的寫入數據要有維持時間thDthD，/CS/CS的維持時間也比讀周期長。的維持時間也比讀周期長。tWCtWC時間稱為寫周期時間。時間稱為寫周期時間。3.3.為了控制方便，一般取為了控制方便，一般取tRC=tWCtRC=tWC，通常稱為，通常稱為存取周期存取周期。2021年10月30日星期六3.2 .1 SRAM3.2 .1 SRAM存儲器存儲器【例例3.13.1】圖圖3.5(a)3.5(a)是是SRAMSRAM的寫入時序圖。其中的寫入時序圖。其中R/WR/W是讀是讀/ /寫命寫命令控制線，當令控制線

17、，當R/WR/W線為低電平時，存儲器按給定地址把數據線線為低電平時，存儲器按給定地址把數據線上的數據寫入存儲器。請指出上的數據寫入存儲器。請指出圖圖3.5(a)3.5(a)寫入時序中的錯誤，寫入時序中的錯誤，并畫出正確的寫入時序圖。并畫出正確的寫入時序圖?！窘饨狻浚?寫入存儲器的時序信號必須同步。通常，當寫入存儲器的時序信號必須同步。通常，當R/WR/W線線加負脈沖時，地址線和數據線的電平必須是穩(wěn)定的。當加負脈沖時，地址線和數據線的電平必須是穩(wěn)定的。當R/WR/W線線達到低電平時，數據立即被存儲。因此，當達到低電平時，數據立即被存儲。因此，當R/WR/W線處于低電平線處于低電平時，如果數據線改

18、變了數值，那么存儲器將存儲新的數據。時，如果數據線改變了數值，那么存儲器將存儲新的數據。同樣，當同樣，當R/WR/W線處于低電平時地址線如果發(fā)生了變化，那么同線處于低電平時地址線如果發(fā)生了變化，那么同樣數據將存儲到新的地址或。正確的寫入時序圖見圖樣數據將存儲到新的地址或。正確的寫入時序圖見圖3.5(b)3.5(b)。2021年10月30日星期六3.2.2 DRAM3.2.2 DRAM存儲器存儲器一、一、DRAMDRAM存儲位元的記憶原理存儲位元的記憶原理 基本存儲元基本存儲元 基本存儲元是組成存儲器的基礎和核心基本存儲元是組成存儲器的基礎和核心, ,它用來存儲一它用來存儲一 位二進制信息位二進

19、制信息0 0或或1 1。 它是由兩個它是由兩個MOSMOS反相器交叉耦合而成的觸發(fā)器反相器交叉耦合而成的觸發(fā)器, ,一個存儲一個存儲元存儲一位二進制代碼元存儲一位二進制代碼. .這種電路有兩個穩(wěn)定的狀態(tài)，這種電路有兩個穩(wěn)定的狀態(tài)，并且并且 A A，B B兩點的電位總是互為相反的，因此它能表示兩點的電位總是互為相反的，因此它能表示一位二進制的一位二進制的1 1和和0 0。2021年10月30日星期六3.2.2 DRAM3.2.2 DRAM存儲器存儲器2021年10月30日星期六ACB半導體場效應管示意圖BAT5T4T3T1T2T6BS0VBS1讀/寫”0”讀/寫”1”位/讀出線位/讀出線字線圖6

20、.3 6管MOS存儲電路3.2.2 DRAM3.2.2 DRAM存儲器存儲器二、二、DRAMDRAM芯片的邏輯結構芯片的邏輯結構 圖圖3.7(a)3.7(a)示出示出1M1M4 4位位DRAMDRAM芯片的管腳圖，其中有兩個芯片的管腳圖，其中有兩個電源腳、兩個地線腳，為了對稱，還有一個空腳（電源腳、兩個地線腳，為了對稱，還有一個空腳（NCNC）。）。 圖圖3.7(b)3.7(b)是該芯片的邏輯結構圖。與是該芯片的邏輯結構圖。與SRAMSRAM不同的是：不同的是： （1 1）增加了行地址鎖存器和列地址鎖存器。增加了行地址鎖存器和列地址鎖存器。由于由于DRAMDRAM存存儲器容量很大，地址線寬度相

21、應要增加，儲器容量很大，地址線寬度相應要增加，這勢必增加芯這勢必增加芯片地址線的管腳數目。片地址線的管腳數目。為避免這種情況，采取的辦法是為避免這種情況，采取的辦法是分時傳送地址碼。若地址總線寬度為分時傳送地址碼。若地址總線寬度為1010位，先傳送地址位，先傳送地址碼碼A0A0A9A9，由行選通信號，由行選通信號RASRAS打入到行地址鎖存器；打入到行地址鎖存器；2021年10月30日星期六3.2.2 DRAM3.2.2 DRAM存儲器存儲器 然后傳送地址碼然后傳送地址碼A10A10A19A19，由列選通信號，由列選通信號CRSCRS打入到打入到列地址鎖存器。芯片內部兩部分合起來，地址線寬列地

22、址鎖存器。芯片內部兩部分合起來，地址線寬度達度達2020位，存儲容量為位，存儲容量為1M1M4 4位。位。 （2 2）增加了刷新計數器和相應的控制電路。增加了刷新計數器和相應的控制電路。DRAMDRAM讀出讀出后必須刷新，而未讀寫的存儲元也要定期刷新，而后必須刷新，而未讀寫的存儲元也要定期刷新，而且要按行刷新，所以刷新計數器的長度等于行地址且要按行刷新，所以刷新計數器的長度等于行地址鎖存器。刷新操作與讀鎖存器。刷新操作與讀/ /寫操作是交替進行的，所以寫操作是交替進行的，所以通過通過2 2選選1 1多路開關來提供刷新行地址或正常讀多路開關來提供刷新行地址或正常讀/ /寫的寫的行地址。行地址。2

23、021年10月30日星期六3.2.2 DRAM3.2.2 DRAM存儲器存儲器三、三、讀讀/ /寫周期寫周期 讀周期、寫周期的定義是從行選通信號讀周期、寫周期的定義是從行選通信號RASRAS下降沿下降沿開始，到下一個開始，到下一個RASRAS信號的下降沿為止的時間，也就是信號的下降沿為止的時間，也就是連續(xù)兩個讀周期的時間間隔。通常為控制方便，讀周期連續(xù)兩個讀周期的時間間隔。通常為控制方便，讀周期和寫周期時間相等。和寫周期時間相等。l 刷新周期刷新周期：DRAMDRAM存儲位元是基于電容器上的電荷量存存儲位元是基于電容器上的電荷量存儲，這儲，這 個電荷量隨著時間和溫度而減少，因此必須個電荷量隨著

24、時間和溫度而減少，因此必須定期地刷新，以保持它們原來記憶的正確信息。定期地刷新，以保持它們原來記憶的正確信息。2021年10月30日星期六3.2.2 DRAM3.2.2 DRAM存儲器存儲器刷新操作有兩種刷新方式：刷新操作有兩種刷新方式： 集中式刷新集中式刷新:DRAM:DRAM的所有行在每一個刷新周期中都被刷的所有行在每一個刷新周期中都被刷新。新。 分散式刷新分散式刷新: :每一行的刷新插入到正常的讀每一行的刷新插入到正常的讀/ /寫周期之中。寫周期之中。l 集中式刷新集中式刷新：在整個刷新間隔內，前一段時間重復進行：在整個刷新間隔內，前一段時間重復進行讀讀/ /寫周期或維持周期，等到需要進

25、行刷新操作時，便寫周期或維持周期，等到需要進行刷新操作時，便暫停讀暫停讀/ /寫或維持周期，而逐行刷新整個存儲器，它適寫或維持周期，而逐行刷新整個存儲器，它適用于高速存儲器。用于高速存儲器。 2021年10月30日星期六3.2.2 DRAM3.2.2 DRAM存儲器存儲器2021年10月30日星期六例如刷新周期為例如刷新周期為8ms8ms的內存來說，所有行的集中式刷新必的內存來說，所有行的集中式刷新必須每隔須每隔8ms8ms進行一次。為此將進行一次。為此將8ms8ms時間分為兩部分：前一段時間分為兩部分：前一段時間進行正常的讀時間進行正常的讀/ /寫操作，后一段時間（寫操作，后一段時間（8ms

26、8ms至正常讀至正常讀/ /寫周期時間）做為集中刷新操作時間。寫周期時間）做為集中刷新操作時間。 3.2.2 DRAM3.2.2 DRAM存儲器存儲器 分散式刷新：分散式刷新：把一個存儲系統(tǒng)周期把一個存儲系統(tǒng)周期t tc c分為兩半，周期前分為兩半，周期前半段時間半段時間t tm m用來讀用來讀/ /寫操作或維持信息，周期后半段時間寫操作或維持信息，周期后半段時間t tr r作為刷新操作時間。這樣，每經過作為刷新操作時間。這樣，每經過128128個系統(tǒng)周期時間，個系統(tǒng)周期時間，整個存儲器便全部刷新一遍。整個存儲器便全部刷新一遍。2021年10月30日星期六3.2.2 DRAM3.2.2 DRA

27、M存儲器存儲器1 1、字長位數擴展給定的芯片字長位數較短，不滿足設計、字長位數擴展給定的芯片字長位數較短，不滿足設計要求的存儲器字長，此時需要用多片給定芯片擴展字長位要求的存儲器字長，此時需要用多片給定芯片擴展字長位數。數。一般原則：三組信號線中，地址線和控制線公用而數據線一般原則：三組信號線中，地址線和控制線公用而數據線單獨分開連接。單獨分開連接。d =d = 設計要求的存儲器容量設計要求的存儲器容量 / / 選擇芯片存儲器容量選擇芯片存儲器容量2021年10月30日星期六3.2.2 DRAM3.2.2 DRAM存儲器存儲器【例例3.23.2】利用利用1M1M4 4位的位的SRAMSRAM芯

28、片，設計一個存儲容量為芯片，設計一個存儲容量為1M1M8 8位的位的SRAMSRAM存儲器。存儲器。解：解： 所需芯片數：所需芯片數：d=d=（1M1M8 8） / / （1M1M4 4）=2(=2(片片) )設計的存儲器字長為設計的存儲器字長為8 8位，存儲器容量不變。連接的三組位，存儲器容量不變。連接的三組信號線與例相似，即地址線、控制線公用，數據線分高信號線與例相似，即地址線、控制線公用，數據線分高4 4位、低位、低4 4位，但是數據線是雙向的，與位，但是數據線是雙向的，與SRAMSRAM芯片的芯片的I/OI/O端相端相連接。連接。2021年10月30日星期六3.2.2 DRAM3.2.

29、2 DRAM存儲器存儲器2 2、字存儲容量擴展、字存儲容量擴展給定的芯片存儲容量較?。ㄗ謹瞪伲?，不滿足設計要求的給定的芯片存儲容量較?。ㄗ謹瞪伲?，不滿足設計要求的總存儲容量，此時需要用多片給定芯片來擴展字數。三組總存儲容量，此時需要用多片給定芯片來擴展字數。三組信號組中給定芯片的地址總線和數據總線公用，控制總線信號組中給定芯片的地址總線和數據總線公用，控制總線中中R/WR/W公用，使能端公用，使能端ENEN不能公用，它由地址總線的高位段不能公用，它由地址總線的高位段譯碼來決定片選信號。所需芯片數仍由（譯碼來決定片選信號。所需芯片數仍由（d=d=設計要求的存設計要求的存儲器容量儲器容量/ /選擇

30、芯片存儲器容量）決定。選擇芯片存儲器容量）決定。2021年10月30日星期六3.2.2 DRAM3.2.2 DRAM存儲器存儲器3.3.存儲器模塊條存儲器模塊條 存儲器通常以插槽用模塊條形式供應市場。這種模塊存儲器通常以插槽用模塊條形式供應市場。這種模塊條常稱為內存條。它們是在一個條狀形的小印制電路板上，條常稱為內存條。它們是在一個條狀形的小印制電路板上，用一定數量的存儲器芯片用一定數量的存儲器芯片( (如如8 8個個RAMRAM芯片芯片) )，組成一個存儲，組成一個存儲容量固定的存儲模塊。然后，通過它下部的插腳插到系統(tǒng)容量固定的存儲模塊。然后，通過它下部的插腳插到系統(tǒng)板的專用插槽中，從而使存

31、儲器的總容量得到擴充。板的專用插槽中，從而使存儲器的總容量得到擴充。2021年10月30日星期六3.2.2 DRAM3.2.2 DRAM存儲器存儲器五、五、 高級的高級的DRAMDRAM結構結構 FPM DRAM FPM DRAM：快速頁模式動態(tài)存儲器，它是根據程序的局：快速頁模式動態(tài)存儲器，它是根據程序的局部性原理來實現的。讀周期和寫周期中，為了尋找一個部性原理來實現的。讀周期和寫周期中，為了尋找一個確定的存儲單元地址，首先由低電平的行選通信號確定的存儲單元地址，首先由低電平的行選通信號/RAS/RAS確定行地址，然后由低電平的列選信號確定行地址，然后由低電平的列選信號/CAS/CAS確定列

32、地址。確定列地址。下一次尋找操作，也是由下一次尋找操作，也是由/RAS/RAS選定行地址，選定行地址，/CAS/CAS選定列選定列地址，依此類推。地址，依此類推。2021年10月30日星期六3.3 3.3 存儲容量的擴展存儲容量的擴展 存儲器容量與實際存儲器的要求多有不符。存儲器芯片存儲器容量與實際存儲器的要求多有不符。存儲器芯片有不同的組織形式，如有不同的組織形式，如102410241 1、102410244 4、409640968 8等；等； 實際使用時，需進行實際使用時，需進行字和位擴展字和位擴展( (多個芯片連接），組多個芯片連接），組成你所需要的實際的存儲器，如成你所需要的實際的存儲

33、器，如 1K1K8 8、4K4K8 8 等的等的存儲器。存儲器。2021年10月30日星期六3.3 3.3 存儲容量的擴展存儲容量的擴展（1 1）位擴展法）位擴展法 只加大字長，而存儲器的字數與存儲器芯片字數一致只加大字長，而存儲器的字數與存儲器芯片字數一致, , 對片子沒有選片要求。對片子沒有選片要求。 位擴展的連接方式是將各存儲芯片的地址線、片選線和位擴展的連接方式是將各存儲芯片的地址線、片選線和讀讀/ /寫線相應地并聯起來，而將各芯片的數據線單獨列出。寫線相應地并聯起來，而將各芯片的數據線單獨列出。 2021年10月30日星期六3.3 3.3 存儲容量的擴展存儲容量的擴展2021年10月

34、30日星期六DDD0479AA01K 4位位1K 4位位CSWE例如：用例如：用 2 2片片 1K 1K 4 4位位 存儲芯片組成存儲芯片組成 1K 1K 8 8位位 的存的存儲器儲器1010跟地址線跟地址線 8 8個別數據線個別數據線3.3 3.3 存儲容量的擴展存儲容量的擴展(2) (2) 字擴展（增加存儲字的數量）字擴展（增加存儲字的數量） 僅在字向擴充，而位數不變。僅在字向擴充，而位數不變。字擴展將芯片的地址線、字擴展將芯片的地址線、數據線、讀數據線、讀/ /寫線并聯，由片選信號來區(qū)分各片地址寫線并聯，由片選信號來區(qū)分各片地址。 用用 2 2片片 1K 1K 8 8位位 存儲芯片組成存

35、儲芯片組成 2K 2K 8 8位位 的存儲器的存儲器2021年10月30日星期六1111根地址線根地址線8 8根數據線根數據線3.3 3.3 存儲容量的擴展存儲容量的擴展2021年10月30日星期六 1K 8位位 1K 8位位D7D0WEA1A0A9CS1A10 1CS0A9A8 A0A103.3 3.3 存儲容量的擴展存儲容量的擴展例如：例如：用用256Kx8256Kx8位芯片構成位芯片構成2Mx82Mx8位的存儲器。位的存儲器。芯片的地址線數：芯片的地址線數：1818；容量：；容量：2MB 2MB CPUCPU的有效地址位數：的有效地址位數：2121位地址位地址（1 1）芯片數）芯片數 （

36、2M2M8 8位）位）/ /（256K256K8 8位）位）=8=8（片）（片）（2 2）采用字擴展）采用字擴展2021年10月30日星期六3.3 3.3 存儲容量的擴展存儲容量的擴展（3 3）字擴展連接圖）字擴展連接圖2021年10月30日星期六 ramsel73-8 譯碼ramsel2ramsel1ramsel0A20-18A20-0A17-0OE#MREQ#R/W#CPUD7D0D7D0D7D0D7D0D7D0WE A CE256K8DWE A CE256K8DWE A CE256K8DWE A CE256K8D0 1 2 7 訪存信號，只在需要訪問主存時才產生譯碼輸出。3.3 3.3

37、存儲容量的擴展存儲容量的擴展2021年10月30日星期六譯碼法譯碼法 所謂譯碼法就是使用譯碼電路將高位地址進行譯碼，所謂譯碼法就是使用譯碼電路將高位地址進行譯碼，以其譯碼輸出作為存儲芯片的片選信號。其特點是連接以其譯碼輸出作為存儲芯片的片選信號。其特點是連接復雜，但能有效地利用存儲空間。譯碼電路可以使用現復雜，但能有效地利用存儲空間。譯碼電路可以使用現有的譯碼器芯片。有的譯碼器芯片。3.3 3.3 存儲容量的擴展存儲容量的擴展2021年10月30日星期六 常用的譯碼芯片有：常用的譯碼芯片有：74LS139（雙（雙2-4譯碼器）譯碼器）和和74LS138（3-8譯碼器）等。譯碼器）等。12345

38、678910111213141516ABCVCC2AG2BGG17YGND0Y1Y2Y3Y4Y5Y6Y圖圖 74LS138引腳及邏輯符號引腳及邏輯符號 ABC2AG2BGG17Y0Y1Y2Y3Y4Y5Y6Y3.3 3.3 存儲容量的擴展存儲容量的擴展（3 3）字位同時擴展法）字位同時擴展法 一個存儲器的容量假定為一個存儲器的容量假定為M MN N位，若使用位，若使用L LK K 位的芯位的芯片片(L(LM,KM,KN)N)，需要在字向和位向同時進行擴展。此，需要在字向和位向同時進行擴展。此時共需要時共需要(M/L)(M/L)(N/K)(N/K)個存儲器芯片。個存儲器芯片。 2021年10月30

39、日星期六3.3 3.3 存儲容量的擴展存儲容量的擴展2021年10月30日星期六用用 8片片 1K 4位位 存儲芯片組成存儲芯片組成 4K 8位位 的存儲器的存儲器8根數據線根數據線12根地址線根地址線WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片選片選譯碼譯碼.1K41K41K41K41K41K41K41K4（3 3）字位同時擴展法）字位同時擴展法3.3 3.3 存儲容量的擴展存儲容量的擴展2021年10月30日星期六例例1 1：一個容量為：一個容量為16K16K3232位的存儲器，其地址線和數據線位的存儲器，其地址線和數據線的總和是多少？當選用下列不同規(guī)格的存儲芯片時，各

40、需的總和是多少？當選用下列不同規(guī)格的存儲芯片時，各需要多少片？要多少片？ 1K1K4 4位，位，2K2K8 8位，位，4K4K4 4位，位， 16K16K1 1位，位，4K4K8 8位，位，8K8K8 8位位 解：解： 地址線和數據線的總和地址線和數據線的總和 = 14 + 32 = 46根根； 各需要的片數為：各需要的片數為：3.3 3.3 存儲容量的擴展存儲容量的擴展 1K 1K4 4：16K16K32 32 / / 1K1K4 = 164 = 168 = 8 = 128128片片 2K2K8 8：16K16K3232 / / 2K2K8 = 88 = 84 = 4 = 3232片片 4K

41、4K4 4：16K16K3232 / / 4K4K4 = 44 = 48 = 8 = 3232片片 16K16K1 1：16K16K3232 / / 16K16K1 = 1 = 3232片片 4K4K8 8：16K16K3232 / / 4K4K8 = 48 = 44 = 4 = 1616片片 8K8K8 8：16K16K3232 / / 8K8K8 = 28 = 24 = 4 = 8 8片片2021年10月30日星期六3.3 3.3 存儲容量的擴展存儲容量的擴展 例例2 2： 設有若干片設有若干片256K256K8 8位的位的SRAMSRAM芯片，問：芯片，問：(1) (1) 如何構成如何構

42、成2048K2048K3232位的存儲器？位的存儲器？(2) (2) 需要多少片需要多少片RAMRAM芯片？芯片？(3) (3) 該存儲器需要多少字節(jié)地址位？該存儲器需要多少字節(jié)地址位？(4) (4) 畫出該存儲器與畫出該存儲器與CPUCPU連接的結構圖，設連接的結構圖，設CPUCPU的接的接口信號有地址信號、數據信號、控制信號口信號有地址信號、數據信號、控制信號MREQ#MREQ#和和R/W#R/W#。2021年10月30日星期六3.3 3.3 存儲容量的擴展存儲容量的擴展解：采用字位擴展的方法。需要解：采用字位擴展的方法。需要3232片片SRAMSRAM芯片。芯片。2021年10月30日星

43、期六 ramsel73-8譯碼ramsel2ramsel1ramsel0A22-20A22-2A19-2OE#MREQ#R/W#CPUD31D0D31D0D31D0D31D0D31D0WE A CE256Kx84片DWE A CE256Kx84片DWE A CE256Kx84片DWE A CE256Kx84片D3.3 3.3 存儲容量的擴展存儲容量的擴展例例3 3： 設設CPUCPU共有共有1616根地址線，根地址線，8 8根數據線，并用根數據線，并用-MREQ-MREQ（低電平有效）作訪存控制信號，（低電平有效）作訪存控制信號，R/-WR/-W作讀寫命令信號作讀寫命令信號（高電平為讀，低電平

44、為寫）。現有下列存儲芯片：（高電平為讀，低電平為寫）。現有下列存儲芯片：ROMROM（2K 2K 8 8位，位，4K 4K 4 4位，位，8K 8K 8 8位），位），RAMRAM（1K 1K 4 4位，位，2K 2K 8 8位，位，4K 4K 8 8位），及位），及7413874138譯碼器和譯碼器和其他門電路（門電路自定）。試從上述規(guī)格中選用合適其他門電路（門電路自定）。試從上述規(guī)格中選用合適芯片，畫出芯片，畫出CPUCPU和存儲芯片的連接圖。和存儲芯片的連接圖。2021年10月30日星期六3.3 3.3 存儲容量的擴展存儲容量的擴展要求：要求： （1 1）最?。┳钚?K4K地址為系統(tǒng)程序

45、區(qū)，地址為系統(tǒng)程序區(qū)，409616383409616383地址范圍為地址范圍為 用戶程序區(qū)；用戶程序區(qū)； （2 2）指出選用的存儲芯片類型及數量；）指出選用的存儲芯片類型及數量； （3 3）詳細畫出片選邏輯。）詳細畫出片選邏輯。2021年10月30日星期六3.3 3.3 存儲容量的擴展存儲容量的擴展解：解： 確定芯片的數量及類型確定芯片的數量及類型2021年10月30日星期六3.3 3.3 存儲容量的擴展存儲容量的擴展(2) (2) 分配地址線分配地址線A A1111 A A0 0 接接 4K 4K 4 4位位 ROM ROM 的地址線的地址線A A11 11 A A0 0 接接 4K 4K

46、8 8位位 RAM RAM 的地址線的地址線(3) (3) 確定片選信號確定片選信號2021年10月30日星期六3.3 3.3 存儲容量的擴展存儲容量的擴展2021年10月30日星期六MREQA15A14A13A12A11A0D7D4D3D0WR 4K 4位位 ROM4K 4位位 ROM 4K 8位位 RAM 4K 8位位 RAM 4K 8位位 RAMG1CBAG2BG2AY0Y1Y2Y3CPUCPU與存儲器的連與存儲器的連接圖及片選邏輯接圖及片選邏輯3.3 3.3 存儲容量的擴展存儲容量的擴展例例4 4： 某某8 8位微型機地址碼為位微型機地址碼為1818位，若使用位，若使用4KX44KX4

47、位的位的RAMRAM芯芯片組成模塊板結構的存儲器，試問：片組成模塊板結構的存儲器，試問： （1 1）該機所允許的最大主存空間是多少？）該機所允許的最大主存空間是多少？ （2 2）若每個模塊板為）若每個模塊板為32K 32K 8 8位，共需幾個模塊位，共需幾個模塊板？板？ （3 3）每個模塊板內共有幾片）每個模塊板內共有幾片RAMRAM芯片？芯片？ （4 4）共有多少片）共有多少片RAMRAM？ （5 5）CPUCPU如何選擇各模塊板？如何選擇各模塊板？2021年10月30日星期六3.3 3.3 存儲容量的擴展存儲容量的擴展 解：解：（1 1）2 21818 = 256K = 256K，則該機所

48、允許的最大主存空間是，則該機所允許的最大主存空間是256K256K8 8位（或位（或256KB256KB）；）； （2 2）模塊板總數）模塊板總數 = 256K= 256K8 / 32K8 / 32K8 = 88 = 8塊；塊；（3 3）板內片數）板內片數 = 32K= 32K8 8位位 / 4K/ 4K4 4位位 = 8= 82 = 162 = 16（4 4）總片數）總片數 = 16= 16片片8 = 1288 = 128片；片；（5 5）CPUCPU通過最高通過最高3 3位地址譯碼選板，次高位地址譯碼選板，次高4 4位地址譯碼選位地址譯碼選 片。地址格式分配如下：片。地址格式分配如下：20

49、21年10月30日星期六3.3 3.3 存儲容量的擴展存儲容量的擴展2021年10月30日星期六板地址板地址 片地址片地址 片內地址片內地址17 15 14 11 10 0例例5 5 設有設有3232片片256K256K1 1位的位的SRAMSRAM芯片，采用位擴展方法可芯片，采用位擴展方法可構成多大容量的存儲器？該存儲器需要多少字節(jié)地址位？構成多大容量的存儲器？該存儲器需要多少字節(jié)地址位？畫出該存儲器與畫出該存儲器與CPUCPU連接的結構圖，設連接的結構圖，設CPUCPU的接口信號有的接口信號有地址信號、數據信號、控制信號地址信號、數據信號、控制信號MREQ#MREQ#和和R/W#R/W#。

50、3.3 3.3 存儲容量的擴展存儲容量的擴展2021年10月30日星期六解：解：3232片片256K256K1 1位的位的SRAMSRAM芯片可構成芯片可構成256K256K3232位的存位的存儲器。儲器。如果采用如果采用3232位的字編址方式，則需要位的字編址方式，則需要1818條地址線，因為條地址線，因為2 21818=256K=256K。用用MREQ#MREQ#作為芯片選擇信號，作為芯片選擇信號，R/W#R/W#作為讀寫控制信號，作為讀寫控制信號，該存儲器與該存儲器與CPUCPU連接的結構圖如圖連接的結構圖如圖3- 13- 1，因為存儲容量，因為存儲容量為為256K256K32=1024

51、KB32=1024KB，所以，所以CPUCPU訪存最高地址位為訪存最高地址位為A19A19。3.3 3.3 存儲容量的擴展存儲容量的擴展2021年10月30日星期六例例6 6 設有若干片設有若干片256K256K8 8位的位的SRAMSRAM芯片，采用字擴展方法芯片，采用字擴展方法構成構成2048KB2048KB的存儲器需要多少片的存儲器需要多少片SRAMSRAM芯片？該存儲器需芯片？該存儲器需要多少字節(jié)地址位？畫出該存儲器與要多少字節(jié)地址位？畫出該存儲器與CPUCPU連接的結構圖，連接的結構圖，設設CPUCPU的接口信號有地址信號、數據信號、控制信號的接口信號有地址信號、數據信號、控制信號M

52、REQ#MREQ#和和R/W#R/W#。解：解：該存儲器需要該存儲器需要2048K/256K = 82048K/256K = 8片片SRAMSRAM芯片；芯片；(2) (2) 需要需要2121條地址線，因為條地址線，因為2 22121=2048K=2048K，其中高，其中高3 3位用于位用于芯片選擇，低芯片選擇，低1818位作為每個存儲器芯片的地址輸入。位作為每個存儲器芯片的地址輸入。3.3 3.3 存儲容量的擴展存儲容量的擴展2021年10月30日星期六用用MREQ#MREQ#作為譯碼器芯片的輸出許可信號，譯碼器的輸出作為譯碼器芯片的輸出許可信號，譯碼器的輸出作為存儲器芯片的選擇信號，作為存

53、儲器芯片的選擇信號，R/W#R/W#作為讀寫控制信號。作為讀寫控制信號。CPUCPU訪存的最高地址位為訪存的最高地址位為A A2020。(3) (3) 該存儲器與該存儲器與CPUCPU連接的結構圖如下。連接的結構圖如下。 ramsel73-8 譯碼ramsel2ramsel1ramsel0A20-18A20-0A17-0OE#MREQ#R/W#CPUD7D0D7D0D7D0D7D0D7D0WE A CE256K 8DWE A CE256K 8DWE A CE256K 8DWE A CE256K 8D3.3 3.3 存儲容量的擴展存儲容量的擴展2021年10月30日星期六例例7 7 設有若干片設

54、有若干片256K256K8 8位的位的SRAMSRAM芯片，問如何構成芯片，問如何構成2048K2048K3232位的存儲器？需要多少片位的存儲器？需要多少片RAMRAM芯片？該存儲芯片？該存儲器需要多少字節(jié)地址位？畫出該存儲器與器需要多少字節(jié)地址位？畫出該存儲器與CPUCPU連接的結連接的結構圖，設構圖，設CPUCPU的接口信號有地址信號、數據信號、控制的接口信號有地址信號、數據信號、控制信號信號MREQ#MREQ#和和R/W#R/W#。解：采用字位擴展的方法。該存儲器需要解：采用字位擴展的方法。該存儲器需要2048K/256K 2048K/256K 32/8 = 3232/8 = 32片片

55、SRAMSRAM芯片，其中每芯片，其中每4 4片構成一個字的存儲片構成一個字的存儲器芯片組，器芯片組，8 8組芯片進行字擴展。組芯片進行字擴展。3.3 3.3 存儲容量的擴展存儲容量的擴展2021年10月30日星期六采用字尋址方式，需要采用字尋址方式，需要2121條地址線，其中高條地址線，其中高3 3位用于芯片位用于芯片選擇，低選擇，低1818位作為每個存儲器芯片的地址輸入。因為存位作為每個存儲器芯片的地址輸入。因為存儲器容量為儲器容量為2048K2048K32=232=22323KBKB，所以，所以CPUCPU訪存的最高地址位訪存的最高地址位為為A22A22。用用MREQ#MREQ#作為譯碼

56、器芯片的輸出許可信號，譯碼器的輸出作為譯碼器芯片的輸出許可信號，譯碼器的輸出作為存儲器芯片的選擇信號，作為存儲器芯片的選擇信號，R/W#R/W#作為讀寫控制信號，作為讀寫控制信號，該存儲器與該存儲器與CPUCPU連接的結構圖如下。連接的結構圖如下。3.3 3.3 存儲容量的擴展存儲容量的擴展2021年10月30日星期六 ramsel73-8 譯碼ramsel2ramsel1ramsel0A22-20A22-2A19-2OE#MREQ#R/W#CPUD31D0D31D0D31D0D31D0D31D0WE A CE256Kx84 片DWE A CE256Kx84 片DWE A CE256Kx84

57、片DWE A CE256Kx84 片D3.3 3.3 存儲容量的擴展存儲容量的擴展2021年10月30日星期六 如果主存容量為如果主存容量為16M16M字節(jié)，且按字節(jié)編址，表示該主字節(jié)，且按字節(jié)編址，表示該主存地址至少應需要存地址至少應需要_(1)_(1)_位。位。（1 1）A A1616B B2020 C C2424D D32 32 C例題例題1 13.3 3.3 存儲容量的擴展存儲容量的擴展2021年10月30日星期六例題例題2 某計算機內存按字節(jié)編址，內存地址區(qū)域從某計算機內存按字節(jié)編址，內存地址區(qū)域從44000H44000H到到6BFFFH6BFFFH，共有，共有_(2)_K_(2)_

58、K字節(jié)。若采用字節(jié)。若采用16K16K4bit4bit的的SRAMSRAM芯片，構成該內存區(qū)域共需芯片，構成該內存區(qū)域共需_(3)_(3)_片。片。（2 2） A.128A.128B. 160B. 160 C. 180C. 180 D. 220D. 220（3 3） A.5A.5B. 10B. 10 C. 20C. 20 D. 32D. 32 BC3.3 3.3 存儲容量的擴展存儲容量的擴展2021年10月30日星期六例題例題3 某程序的目標代碼為某程序的目標代碼為1638416384個字節(jié)，將其寫到以字個字節(jié)，將其寫到以字節(jié)編址的內存中，以節(jié)編址的內存中，以80000H80000H為首地址開

59、始依次存為首地址開始依次存放，則存放該目標程序的末地址為放，則存放該目標程序的末地址為_(6)_(6)_。(6) A(6) A81000H81000H B B83FFFH83FFFH C C84FFFH84FFFH D D86000H86000H B3.4 3.4 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器2021年10月30日星期六一、只讀存儲器一、只讀存儲器 1.ROM1.ROM的分類的分類只讀存儲器簡稱只讀存儲器簡稱ROMROM，它只能讀出，不，它只能讀出，不能寫入。能寫入。 它的最大優(yōu)點是具有不易失性。它的最大優(yōu)點是具有不易失性。根據編程方式不同，根據編程方式不同，ROMROM通常分

60、為三類：通常分為三類： 3.4 3.4 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器2021年10月30日星期六只讀存儲器只讀存儲器定義定義優(yōu)點優(yōu)點缺點缺點掩模式數據在芯片制造過程中就確定 可靠性和集成度高，價格便宜 不能重寫一次編程 用戶可自行改變產品中某些存儲元 可以根據用戶需要編程 只能一次性改寫多次編程可以用紫外光照射或電擦除原來的數據，然后再重新寫入新的數據可以多次改寫ROM中的內容掩模掩模ROMROM模塊組成模塊組成掩模掩模ROMROM的邏輯符號和內部邏輯框圖的邏輯符號和內部邏輯框圖可編程可編程ROMROM3.4 3.4 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器2021年10月