EDA階梯波發(fā)生器_第1頁
EDA階梯波發(fā)生器_第2頁
EDA階梯波發(fā)生器_第3頁
EDA階梯波發(fā)生器_第4頁
EDA階梯波發(fā)生器_第5頁
已閱讀5頁，還剩8頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、EDA實(shí)驗(yàn)報(bào)告 實(shí)驗(yàn)設(shè)計(jì)四： 階梯波發(fā)生器設(shè)計(jì)姓名：學(xué)號(hào)：學(xué)院：任課教師：一、 總原理圖二、 分段原理圖和分段測試波形2.1 方波2.2 微分電路和限幅電路2.3 積分累加電路2.4 比較器2.4 電子開關(guān)2.5 振蕩控制電路三、 總輸出波形電壓輸出范圍良好階梯波的周期明顯偏長，達(dá)到了16.047ms，觀察圖形，看到第一個(gè)電平維持時(shí)間明顯長于余下四個(gè)電平的維持時(shí)間，達(dá)到了4.07ms， 由此可見第一個(gè)電平的維持時(shí)間過長，導(dǎo)致了階梯波周期太長。第一個(gè)電平的維持時(shí)間是由方波的停振時(shí)間決定的，嘗試直接斷開振蕩控制電路，得到波形如下：第一個(gè)電平維持時(shí)間過長的現(xiàn)象消失了，階梯波周期達(dá)到15ms。但是并不

2、是所有的電路斷開振蕩控制電路之后都可以實(shí)現(xiàn)電平維持時(shí)間的統(tǒng)一，下面給出更具有普遍適用性解決辦法。四、 對0到-12V的電路波形的改進(jìn)4.1電平出現(xiàn)長短不一的原因是FET管放電時(shí)間和前段方波電容的充電時(shí)間不一致，最穩(wěn)妥和科學(xué)的解決辦法是再振蕩電路二極管支路串聯(lián)一個(gè)電阻，降低電容充電高度，電阻的大小根據(jù)具體電路進(jìn)行調(diào)試?？梢姡A梯波周期和每個(gè)電平的維持時(shí)間得到了良好的控制，但是電壓輸出范圍并不是十分理想。誤差略微有一點(diǎn)偏大。4.2下面嘗試在振蕩控制電路支路的二極管兩端并聯(lián)一個(gè)電阻，發(fā)現(xiàn)控制該電阻的大小可以改變第一個(gè)電平和余下四個(gè)電平的長度比例，但是同時(shí)余下四個(gè)電平的維持時(shí)間也會(huì)受到影響。調(diào)節(jié)的步驟為，先調(diào)節(jié)并聯(lián)電阻的大小，使得各個(gè)電平的維持時(shí)間相同，再調(diào)節(jié)第一級的方波發(fā)生器，使得最終輸出的電平維持時(shí)間為3ms。 電壓輸出范圍和階梯波周期均較為良好。五、 對0到-12V輸出電壓范圍的改進(jìn)對電路進(jìn)行改進(jìn)，要求生成的階梯波周期和階梯個(gè)數(shù)不變，輸出電壓范圍改變?yōu)?6V，6V。設(shè)計(jì)思路為在原電路輸出的末端接入一個(gè)加法器，

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論