數(shù)字邏輯設(shè)計(jì)PPT課件

1、2021-11-241各種門電路的輸入和輸出，只有高電平和低電平兩種不同的狀態(tài)。高電平和低電平都有一定的范圍。V6 . 3V4 . 2SHUSLUV8 . 0V0高低電平示意圖標(biāo)準(zhǔn)高電平USH常取3.6V；低電平USL常取0.3V。第1頁(yè)/共39頁(yè)2021-11-242正邏輯體系：用1表示高電平，用0表示低電平。負(fù)邏輯體系：用1表示低電平，用0表示高電平。 正負(fù)邏輯的規(guī)定 正負(fù)邏輯的轉(zhuǎn)換對(duì)于同一個(gè)門電路，可以采用正邏輯，也可以采用負(fù)邏輯。 本書若無特殊說明，一律采用正邏輯體制。 同一個(gè)門電路，對(duì)正、負(fù)邏輯而言，其邏輯功能是不同的。第2頁(yè)/共39頁(yè)2021-11-243 數(shù)字電路中的晶體二極管、

2、三極管和MOS管工作在開關(guān)狀態(tài)。導(dǎo)通狀態(tài)：相當(dāng)于開關(guān)閉合截止?fàn)顟B(tài)：相當(dāng)于開關(guān)斷開。邏輯變量?jī)蔂顟B(tài)開關(guān)： 在邏輯代數(shù)中邏輯變量有兩種取值：0和1；電子開關(guān)有兩種狀態(tài)：閉合、斷開。第3頁(yè)/共39頁(yè)2021-11-244半導(dǎo)體二極管、三極管和MOS管，則是構(gòu)成這種電子開關(guān)的基本開關(guān)元件。 (1) 靜態(tài)特性： 斷開時(shí)，開關(guān)兩端的電壓不管多大，等效電阻ROFF = 無窮，電流IOFF = 0。 閉合時(shí)，流過其中的電流不管多大，等效電阻RON = 0，電壓UAK = 0。 理想開關(guān)的開關(guān)特性： 第4頁(yè)/共39頁(yè)2021-11-245客觀世界中，沒有理想開關(guān)。乒乓開關(guān)、繼電器、接觸器等的靜態(tài)特性十分接近理想

3、開關(guān)，但動(dòng)態(tài)特性很差，無法滿足數(shù)字電路一秒鐘開關(guān)幾百萬次乃至數(shù)千萬次的需要。半導(dǎo)體二極管、三極管和MOS管做為開關(guān)使用時(shí)，其靜態(tài)特性不如機(jī)械開關(guān)，但動(dòng)態(tài)特性很好。第5頁(yè)/共39頁(yè)2021-11-246靜態(tài)特性及開關(guān)等效電路正向?qū)〞r(shí)UD(ON)0.7V（硅） 0.3V（鍺）RD幾 幾十相當(dāng)于開關(guān)閉合 二極管的伏安特性曲線第6頁(yè)/共39頁(yè)2021-11-247反向截止時(shí)反向飽和電流極小反向電阻很大（約幾百k）相當(dāng)于開關(guān)斷開二極管的伏安特性曲線第7頁(yè)/共39頁(yè)2021-11-2482. 動(dòng)態(tài)特性：二極管從截止變?yōu)閷?dǎo)通和從導(dǎo)通變?yōu)榻刂苟夹枰欢ǖ臅r(shí)間。通常后者所需的時(shí)間長(zhǎng)得多。一般為納秒數(shù)量級(jí)。第8

4、頁(yè)/共39頁(yè)2021-11-2493.2.2 3.2.2 三極管的開關(guān)特性 1. 靜態(tài)特性及開關(guān)等效電路在數(shù)字電路中，三極管作為開關(guān)元件，主要工作在飽和和截止兩種開關(guān)狀態(tài)，放大區(qū)只是極短暫的過渡狀態(tài)。三極管的三種工作狀態(tài)（a）電路 （b）輸出特性曲線第9頁(yè)/共39頁(yè)2021-11-2410開關(guān)等效電路(1) 截止條件 條件：發(fā)射結(jié)反偏特點(diǎn)：電流約為0 第10頁(yè)/共39頁(yè)2021-11-2411(2)飽和條件條件：發(fā)射結(jié)正偏，集電結(jié)正偏特點(diǎn)：UBES=0.7V，UCES=0.3V/硅第11頁(yè)/共39頁(yè)2021-11-2412三極管開關(guān)等效電路飽和時(shí)CCCCCESCCCSRVRUVICSBSIIC

5、CCBSRVICCCBSBRVIi三極管的飽和條件：第12頁(yè)/共39頁(yè)2021-11-24132. 三極管的開關(guān)時(shí)間（動(dòng)態(tài)特性）三極管的開關(guān)時(shí)間 開啟時(shí)間t tonon 上升時(shí)間t tr r延遲時(shí)間t td d關(guān)閉時(shí)間t toffoff下降時(shí)間t tf f存儲(chǔ)時(shí)間t ts s第13頁(yè)/共39頁(yè)2021-11-2414(1) 開啟時(shí)間ton 三極管從截止到飽和所需的時(shí)間。ton = td +tr td ：延遲時(shí)間 tr ：上升時(shí)間(2) 關(guān)閉時(shí)間toff 三極管從飽和到截止所需的時(shí)間。toff = ts +tf ts ：存儲(chǔ)時(shí)間（幾個(gè)參數(shù)中最長(zhǎng)的；飽和越深越長(zhǎng)）tf ：下降時(shí)間toff ton

6、。開關(guān)時(shí)間一般在納秒數(shù)量級(jí)。高頻應(yīng)用時(shí)需考慮。第14頁(yè)/共39頁(yè)2021-11-2415一般采用增強(qiáng)型MOS組成開關(guān)電路，并由柵源電壓uGS控制MOS管的截止或?qū)ā＝刂範(fàn)顟B(tài)導(dǎo)通狀態(tài)NMOS管電路圖第15頁(yè)/共39頁(yè)2021-11-24163.2.4抗飽和三極管它是在三極管基極和集電極之間并接一個(gè)肖特基二極管（簡(jiǎn)稱SBD）構(gòu)成的。肖特基二極管的正向壓降小，約為0.4V，容易導(dǎo)通，可分流三極管的一部分基極電流，使三極管工作在淺飽和狀態(tài)，從而大大縮短三極管的開關(guān)時(shí)間，提高工作速度。在集成電路中肖特基二極管和三極管制作在一起。 第16頁(yè)/共39頁(yè)2021-11-2417門電路的概念： 實(shí)現(xiàn)基本和常用

7、邏輯運(yùn)算的電子電路，叫邏輯門電路。實(shí)現(xiàn)與運(yùn)算的叫與門，實(shí)現(xiàn)或運(yùn)算的叫或門，實(shí)現(xiàn)非運(yùn)算的叫非門，也叫做反相器，等等。分立元件門電路和集成門電路: 分立元件門電路：用分立的元件和導(dǎo)線連接起來構(gòu)成的門電路。簡(jiǎn)單、經(jīng)濟(jì)、功耗低，負(fù)載差。 集成門電路：把構(gòu)成門電路的元器件和連線都制作在一塊半導(dǎo)體芯片上，再封裝起來，便構(gòu)成了集成門電路?，F(xiàn)在使用最多的是CMOS和TTL集成門電路。第17頁(yè)/共39頁(yè)2021-11-24183.3.13.3.1二極管與門電路 電路工作原理A、B為輸入信號(hào) （+5V+5V或0V0V）Y 為輸出信號(hào) VCC+5V+5V電路輸入與輸出電壓的關(guān)系A(chǔ)BY0V0V0V0V0V0V0V0V

8、5V5V0V0V5V5V0V0V0V0V5V5V5V5V5V5V第18頁(yè)/共39頁(yè)2021-11-2419用邏輯1 1表示高電平（此例為+3.6V+3.6V）用邏輯0 0表示低電平（此例為0.3V）3. 邏輯賦值并規(guī)定高低電平4. 真值表ABY0 00 00 00 01 10 01 10 00 01 11 11 1二極管與門的真值表A、B全1，Y才為1?？梢妼?shí)現(xiàn)了與邏輯ABY0V0V0V0V0V0V0V0V5V5V0V0V5V5V0V0V0V0V5V5V5V5V5V5V第19頁(yè)/共39頁(yè)2021-11-2420邏輯符號(hào)邏輯表達(dá)式Y(jié)A B&ABY第20頁(yè)/共39頁(yè)2021-11-2421

9、電路工作原理電路輸入與輸出電壓的關(guān)系A(chǔ)、B為輸入信號(hào)（+5V或0V）Y為輸出信號(hào) ABY0V0V0V0V5V4.3V5V0V4.3V5V5V4.3V第21頁(yè)/共39頁(yè)2021-11-24224. 真值表可見實(shí)現(xiàn)了或邏輯3. 邏輯賦值并規(guī)定高低電平用邏輯1 1表示高電平（此例為+3.6V+3.6V）用邏輯0 0表示低電平（此例為0.3V）A、B有1，Y就1。二極管或門的真值表ABY000011101111ABY0V0V0V0V5V4.3V5V0V4.3V5V5V4.3V第22頁(yè)/共39頁(yè)2021-11-2423邏輯符號(hào)邏輯表達(dá)式FA+ B1YAB第23頁(yè)/共39頁(yè)2021-11-2424電路工作

10、原理A、為輸入信號(hào) （+3.6V或0.3V）Y為輸出信號(hào) 1YAAY0.3V+VCC3.6V0.3V第24頁(yè)/共39頁(yè)2021-11-24253. 邏輯賦值并規(guī)定高低電平用邏輯1 1表示高電平（此例為+3.6V+3.6V）用邏輯0 0表示低電平（此例為0.3V）4. 真值表三極管非門的真值表可見實(shí)現(xiàn)了非邏輯AY AY0.3V+VCC3.6V0.3VAY0110A與Y相反第25頁(yè)/共39頁(yè)2021-11-2426 1.與非門電路AB1DV2DV3RCRCCVV1R&YYABBAY第26頁(yè)/共39頁(yè)2021-11-2427二、或非門電路YABBAY1第27頁(yè)/共39頁(yè)2021-11-242

11、8 第28頁(yè)/共39頁(yè)2021-11-2429TTL集成邏輯門電路的輸入和輸出結(jié)構(gòu)均采用半導(dǎo)體三極管，所以稱晶體管晶體管邏輯門電路，簡(jiǎn)稱TTL電路。TTL電路的基本環(huán)節(jié)是反相器。簡(jiǎn)單了解TTL反相器的電路及工作原理，重點(diǎn)掌握其特性曲線和主要參數(shù)（應(yīng)用所需知識(shí)）。第29頁(yè)/共39頁(yè)2021-11-24301R2R4RVVCC5k8 . 2760585Rk43R4701DV2DVABY1B1C1V2V3V4V5V2C輸入級(jí)中間級(jí)輸出級(jí)一、TTLTTL與非門的工作原理1. 電路組成第30頁(yè)/共39頁(yè)2021-11-2431(1) 輸入級(jí)當(dāng)輸入低電平時(shí)， uI=0.3V，發(fā)射結(jié)正向?qū)ǎ?uB1=1.

12、0V當(dāng)輸入高電平時(shí)， uI=3.6V，發(fā)射結(jié)受后級(jí)電路的影響將反向截止。 uB1由后級(jí)電路決定。第31頁(yè)/共39頁(yè)2021-11-2432(2) 中間級(jí)反相器V2實(shí)現(xiàn)非邏輯反相輸出同相輸出向后級(jí)提供反相與同相輸出。輸入高電 壓時(shí)飽和輸入低電壓時(shí)截止第32頁(yè)/共39頁(yè)2021-11-2433(3) 輸出級(jí)（推拉式輸出）V3、V4為復(fù)合管低輸入高輸入飽和截止低輸入高輸入截止導(dǎo)通第33頁(yè)/共39頁(yè)2021-11-24342. 邏輯功能1.當(dāng)輸入A、B中有低電平UIL=0.3V時(shí)1R2R4RVVCC5k8 . 2760585Rk43R4701DV2DVABY1B1C1V2V3V4V5V2C輸入級(jí)中間級(jí)

13、輸出級(jí)1V第34頁(yè)/共39頁(yè)2021-11-24351R2R4RVVCC5k8 . 2760585Rk43R4701DV2DVABY1B1C1V2V3V4V5V2C輸入級(jí)中間級(jí)輸出級(jí)1V5VVuuVUuBEBECCH6 . 3)7 . 07 . 0(5)(4300輸出高電平與非門處于關(guān)閉狀態(tài)第35頁(yè)/共39頁(yè)2021-11-24361R2R4RVVCC5k8 . 2760585Rk43R4701DV2DVABY1B1C1V2V3V4V5V2C輸入級(jí)中間級(jí)輸出級(jí)2.1V1.當(dāng)輸入A、B都為高電平UIH=3.6V時(shí)1V第36頁(yè)/共39頁(yè)2021-11-24371R2R4RVVCC5k8 . 2760585Rk43R4701DV2DVABY1B1C1V2V3V4V5V2C輸入