數(shù)字技術(shù)復(fù)習(xí)提綱

1、數(shù)字電子技術(shù)復(fù)習(xí)提綱一、 基本概念1 數(shù)制、碼制的概念。2 邏輯代數(shù)的表示方法及運算法則和運算規(guī)律。3 最大項、最小項的含義和特征。4 標(biāo)準(zhǔn)與或式、或與式的含義。5 基本的邏輯門的符號、關(guān)系表達式；TTL邏輯門的功能（OC門、三態(tài)門）及其參數(shù)；CMOS門的功能及其參數(shù)。6 邏輯函數(shù)的表示方法；邏輯電路的種類及特征。7 組合邏輯電路的特點；典型的邏輯門電路的種類、功能及應(yīng)用。8 觸發(fā)器的功能分類，特性方程，功能表，狀態(tài)轉(zhuǎn)換圖。 9 時序邏輯電路的分析方法和設(shè)計的一般步驟；典型的邏輯門電路的種類、功能及應(yīng)用。10時序邏輯電路置零的方式。11 單穩(wěn)觸發(fā)器、施密特觸發(fā)器的特點及應(yīng)用、多諧振蕩器的特點。

2、12 A/D、D/A轉(zhuǎn)換的功能。二、 基本分析1 B、O、D、H不同數(shù)制之間的轉(zhuǎn)換，數(shù)制與碼制之間的轉(zhuǎn)換。2 反演定律的運算規(guī)則；對偶規(guī)則、反演規(guī)則3 邏輯代數(shù)的化簡（代數(shù)法和卡諾圖法）。4 各類觸發(fā)器之間的功能轉(zhuǎn)換。5 組合邏輯電路的分析和設(shè)計的步驟；典型組合邏輯電路實現(xiàn)邏輯函數(shù)的方法。6 計數(shù)器的功能，功能擴展及模數(shù)分析。7 時序邏輯電路的分析。8 組合邏輯電路的設(shè)計。9 邏輯電路的電路圖的連接。數(shù)字電子技術(shù)試題（一）一、填空題1、（1100110）B=（ ）D=（ ）H=（ ）8421BCD2、邏輯函數(shù)的三種基本運算是： 運算， 運算， 運算。3、TTL門電路74LS系列參數(shù)為：， ,

3、，。則輸入低電平躁聲容限為： ；輸入高電平躁聲容限為： 。 4、二進制加法計數(shù)器從0計到十進制數(shù)14需要 個觸發(fā)器 8個觸發(fā)器組成的二進制計數(shù)器有 個狀態(tài)，可記錄脈沖 的個數(shù)是 。5、集成計數(shù)器74LS163清零需要時鐘脈沖，這種清零方式稱 清零；集成計數(shù)器74LS161清零不需要時鐘脈沖，這種清零 方式稱 清零。6、施密特觸發(fā)器輸出由低電平轉(zhuǎn)換到高電平和由高電平轉(zhuǎn)換到低電 平所需輸入觸發(fā)電平不同，其差值稱為 電壓，該差值電 壓越大，電路的抗干擾能力越 。二、用卡諾圖化簡下列邏輯函數(shù)：1、2、 ，已知約束條件三、寫出下列門電路輸出邏輯值或表達式。1、各門均為TTL門電路（,）&1AY1

4、Y2&&VCCY3AB5.1K0.5KRL2、各門均為CMOS門電路Y3&1AY1Y2A&ENY3AB010K10K四、圖示為由4個全加器組成的邏輯電路1、列出全加器的真值表，指出組成的邏輯電路名稱2、當(dāng)，時B0CICOSiCICOSiCICOSiCICOSiB1B3A2B2A3A1A0S3S2S1S0五、試用中規(guī)模集成器件和門電路實現(xiàn)邏輯函數(shù) 1、用38線譯碼器74LS138實現(xiàn)，畫出連線圖。 Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STASTBSTC74LS138 2、用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)畫出連線圖D1D3D5D6D0D2D4D7A2A1

5、A0STY。74LS151六、在中規(guī)模集成移位寄存器74LS194中，若要寄存1101數(shù)碼時，試分別畫出在CP脈沖作用下的下面幾種情況的時序圖。（設(shè)寄存器初始狀態(tài)為0）1DSR D0D1D2D3DSLS1S0Q0Q1Q2Q3CP74LS194RD1、 數(shù)碼從DSR端串行輸入2、 數(shù)碼從D3D2D1D0端并行輸入七、用74LS161構(gòu)成計數(shù)器如下圖所示，請分析M=1和M=0時分別為幾進制計數(shù)器，并分別畫出狀態(tài)轉(zhuǎn)換圖。110M。&1。D0D1D2D3CTTCTPLDCRQ0Q1Q2Q3CPC074LS161數(shù)字電子技術(shù)模擬試題（二）一、填空題1、（11010101）B=（ ）D=（ ）H=

6、（ ）8421BCD2、邏輯代數(shù)的反演定律是： ， ，3、CMOS門電路CC4000系列參數(shù)為：， , ，。則輸入低電平躁聲容限為： ；輸入高電平躁聲容限為： 。 4、十進制加法計數(shù)器由 個觸發(fā)器組成，有 個狀態(tài)， 可記錄脈沖的個數(shù)是 。5、4位移位寄存器，經(jīng)過 個CP脈沖之后，4位數(shù)碼恰好全 部串行移入寄存器，再經(jīng)過 個CP脈沖可得串行輸出。6、單穩(wěn)態(tài)觸發(fā)器有 個穩(wěn)定狀態(tài)，施密特觸發(fā)器有 個穩(wěn)定狀態(tài)。二、化簡下列邏輯函數(shù)：1、2、 ,已知約束條件三、寫出下列門電路輸出邏輯值或表達式。1、各門均為TTL門電路（,）&10Y1Y2&&VCCY3A05.1K0.5KRL2、

7、各門均為CMOS門電路Y3&10Y1Y2A&ENY3AB010K10K四、下圖為多數(shù)表決電路，1、寫出表達式列出真值表。2、說明電路邏輯功能。YABC&&&&五、試用中規(guī)模集成器件38線譯碼器74LS138和門電路實現(xiàn)邏輯函數(shù)，畫出連線圖。 Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STASTBSTC74LS138D1D3D5D6D0D2D4D7A2A1A0STY。74LS151六、中規(guī)模集成器件8選1數(shù)據(jù)選擇器74LS151實現(xiàn)畫出連線圖七、設(shè)各觸發(fā)器初始狀態(tài)均為0，試畫出在CP信號作用下，各觸發(fā)器輸出端的波形。JKCPQ11DCPQ2CP數(shù)

8、字電子技術(shù)模擬試題（三）一、填 空：學(xué)號： 1 = ( = ( = ( = ( = ( = ( )2對于JK觸發(fā)器的兩個輸入端，當(dāng)輸入信號相反時構(gòu)成 觸發(fā)器，當(dāng)輸入信號相同時構(gòu)成 觸發(fā)器。3組合邏輯電路的冒險現(xiàn)象是由 引起，表現(xiàn)為 脈沖。班級： 4常見的脈沖產(chǎn)生電路有 ，常見的脈沖整形電路有 。5一個石英晶體多諧振蕩器的晶體元件標(biāo)稱頻率是6MHz，其電容為30pF，電阻為1K，則該電路輸出信號的頻率是 。6A / D轉(zhuǎn)換器有兩種量化方法，一種方法的量化單位是 ，量化誤差是 ；另一種方法的量化單位是 ，量化誤差是 。7就逐次漸近型和雙積分型兩種AD轉(zhuǎn)換器而言， 抗干擾能力強； 轉(zhuǎn)換速度快。8具有

9、雙極性輸出的D/A轉(zhuǎn)換器，輸入數(shù)字量為補碼形式，其參考電壓源為-8V，則當(dāng)輸入的數(shù)字量為101時，其輸出電壓為 。二簡答題：1將邏輯函數(shù)化簡為最簡或與式：F=(A+B)(+B)(+)(A+C+D)2用卡諾圖法將下列邏輯函數(shù)化簡為最簡與或式：F=m（0,1,2,3,6,8）+d(10,11,12,13,14,15) 3主從JK觸發(fā)器的輸入波形如圖所示，觸發(fā)器的初始狀態(tài)為Q=0，試畫出端波形。 4指出圖2-2中各門電路的輸出是什么狀態(tài)（高電平、低電平或高阻態(tài)）。已知這些門電路都是74系列TTL電路。 6試用74LS160同步十進制加法計數(shù)器設(shè)計一個同步7進制加法計數(shù)器。三分析設(shè)計題：1用門電路設(shè)計

10、一個由三個輸入端、一個輸出端組成的判奇電路，其邏輯功能為：當(dāng)奇數(shù)個輸入信號為高電平時，輸出為高電平，否則為低電平。要求畫出真值表和電路圖。 2下圖所示電路是由四選一數(shù)據(jù)選擇器構(gòu)成的通用邏輯函數(shù)發(fā)生器，在四個控制端C3、C2、C1、C0的控制下，產(chǎn)生6種函數(shù)。如輸出F分別實現(xiàn)：，時，C3、C2、C1、C0對應(yīng)的數(shù)據(jù)狀態(tài)分別是多少。 其中，四選一數(shù)據(jù)選擇器的輸出邏輯表達式為：3四位超前進位全加器74283組成如下所示電路。試說明在下述情況下電路輸出CO和S3、S2、S1、S0的狀態(tài)。（1）K=0，A3A2A1A0 = 0101，B3B2B1B0 = 1001（2）K=1，A3A2A1A0 = 10

11、11，B3B2B1B0 = 0110（3）K=0，A3A2A1A0 = 0101，B3B2B1B0 = 1110附錄：174LS161/74LS160的功能表姓名： 班級： 2集成單穩(wěn)態(tài)觸發(fā)器74121的功能表學(xué)號： 數(shù)字電子技術(shù)模擬試題（四）一、單選題1. T觸發(fā)器的狀態(tài)方程是 。A B C D2. 在下列邏輯電路中，不是組合邏輯電路的有 。A 譯碼器B編碼器C全加器D寄存器3. 下列對于存儲器描述錯誤的是 。A 分為ROM和RAM兩類BROM斷電后數(shù)據(jù)不丟失CRAM可隨時修改 D容量擴充只能用字擴展或位擴展4. 在下列功能表示方法中，不適合用于表示時序邏輯電路功能的是 。A 狀態(tài)轉(zhuǎn)換圖B特

12、性方程C狀態(tài)轉(zhuǎn)換表D數(shù)理方程5. 求一個邏輯函數(shù)F的對偶式，下列哪種說法不正確：A “.”換成“+”，“+”換成“.”B原變量換成反變量，反變量換成原變量C變量不變D常數(shù)中的“0”換成“1”，“1”換成“0”。6. 欲把幅度變化較大不規(guī)則的輸入波形變換為幅度一定與寬度一定的矩形脈沖，應(yīng)選擇 電路。A 多諧振蕩器B基本RS觸發(fā)器C單穩(wěn)態(tài)觸發(fā)器D施密特觸發(fā)器7. 組合邏輯電路一般由_ _組合而成。A 門電路B觸發(fā)器C計數(shù)器D寄存器8. 10位二進制D/A轉(zhuǎn)換器的分辯率是 。A 1/10 B1/100 C1/1023 D1/10249. 用555定時器構(gòu)成的施密特觸發(fā)器，若電源電壓為Vcc，控制電壓

13、端VC不外接固定電壓，則其上限閥值電壓VT+、下限閥值電壓VT-和回差電壓VT分別為 。A B C D 10. 能完成兩個1位二進制數(shù)相加并考慮到低位來的進位的電路稱為 。A 編碼器 B譯碼器 C全加器 D半加器11. 在下列邏輯電路中，不是組合邏輯電路的有 。A 譯碼器 B編碼器 C全加器 D寄存器12. 在組合邏輯電路的常用設(shè)計方法中，可以用 來表示邏輯函數(shù)。A 真值表 B狀態(tài)表C狀態(tài)圖D特性方程二、填空題1. 一個8位D/A轉(zhuǎn)換器，當(dāng)輸入為10000001時輸出電壓為5V，則輸入為01010000時，輸出電壓為（ ）V。2. 用與、或、非等運算表示函數(shù)中各個變量之間邏輯關(guān)系的代數(shù)式叫(

14、)。3. 請將十進制數(shù)112轉(zhuǎn)換為十六進制數(shù)（ ）。將二進制數(shù)（10100.011）2轉(zhuǎn)換為八進制數(shù)（ ）。4. 可編程邏輯器件除了應(yīng)用原先的 PROM、EPROM、E2PROM 電路結(jié)構(gòu)外，還發(fā)展成（ ）、（ ）、（ ）、ISP-PLD、FPGA、及isp GDS 等。5. 對于JK觸發(fā)器，若J=K，則可完成（ ）觸發(fā)器的邏輯功能；若 J=K=1，則可完成（ ）觸發(fā)器的邏輯功能。6. 請將十進制數(shù)58轉(zhuǎn)換為二進制數(shù)（ ）。將二進制數(shù)（101001.1101）2轉(zhuǎn)換為十進制數(shù)（ ）。7. 對于D觸發(fā)器，在不使用直接置數(shù)端時，若現(xiàn)態(tài)為0，欲使次態(tài)為1，輸入D=（ ）；對于T觸發(fā)器，欲使 ,輸入T

15、=（ ）。8. 邏輯代數(shù)中的三種基本運算是( )、( )、( )。9. 隨機存儲器RAM分為（ ）和（ ）兩大類。10. 石英晶體多諧振蕩器可以產(chǎn)生（ ）的時鐘脈沖。11. 組合邏輯電路是指任何時刻電路的輸出僅由當(dāng)時的（ ）決定。12. T觸發(fā)器的特性方程為（ ）。D觸發(fā)器的特性方程是（ ）。13. 將二進制數(shù)（110100101101）2轉(zhuǎn)換成十進制數(shù)是( )，轉(zhuǎn)換成十六進制數(shù)是( )。14. 1位觸發(fā)器可以存儲（ ）位二進制信息，1位二進制信息有（ ）和（ ）二種狀態(tài)。15. 已知 Inte1 2114 是 lk×4 位的 RAM 集成電路芯片,它有地址線（ ）條,數(shù)據(jù)線（ ）條

16、。16. 構(gòu)成半導(dǎo)體存儲器中一個字的二進制位數(shù)稱為（ ）。又把8位數(shù)的字稱為（ ），16位稱為（ ）。三、計算分析題1. 試用如下圖所示4位同步二進制計數(shù)器 74LS163 （同步清零，同步置數(shù)）設(shè)計一個12進制計數(shù)器。2. 現(xiàn)有四臺設(shè)備，每臺設(shè)備用電均為10KW。若這四臺設(shè)備用F1、F2兩臺發(fā)動機供電，其中F1的功率為10KW，F(xiàn)2的功率為20KW，而四臺設(shè)備的工作情況是：四臺設(shè)備不可能同時工作，但至少有一臺設(shè)備工作，其中可能任意一臺至三臺同時工作。設(shè)計一個供電控制電路，以達到節(jié)電的目的。3. 十六進制計數(shù)器74LS161如下圖所示，其功能表如下表所示。試設(shè)計一個7進制的計數(shù)器。4位同步二進

17、制計數(shù)器74161的功能表 工作狀態(tài)×0×× ×置零10× ×預(yù)置數(shù)×110 1保持×11× 0保持（但C=0）111 1計數(shù)四、化簡題1. 代數(shù)法化簡：五、圖解題1. 設(shè)觸發(fā)器的初始狀態(tài)為0，試畫出在CP信號作用下觸發(fā)器輸出端Q11的電壓波形 2. 設(shè)觸發(fā)器的初始狀態(tài)為0，試畫出在CP信號作用下觸發(fā)器輸出端Q6的電壓波形 3. 設(shè)觸發(fā)器的初始狀態(tài)為0，試畫出在CP信號作用下觸發(fā)器輸出端Q10的電壓波形 數(shù)字電子技術(shù)模擬試題（五）一、單選題1. 在二進制譯碼器中，若輸入有4位代碼，則輸出有 信號。A 2個

18、B4個C8個D16個2. 在何種輸入情況下，“或非”運算的結(jié)果是邏輯“1” 。A 全部輸入是“0”B任意輸入是“1”C僅一輸入是“1”D全部輸入是“1”3. 當(dāng)CMOS主從邊沿D觸發(fā)器的異步置0端RD=0和異步置1端SD=1 時，則觸發(fā)器的次態(tài) 。A 與CP和D有關(guān)B與CP和D無關(guān)C只與CP有關(guān)D只與D有關(guān)4. 如下圖電路，設(shè)現(xiàn)態(tài)Q1Q2=10，經(jīng)三個脈沖作用后，Q1Q2的狀態(tài)應(yīng)為 。A10 B00 C11 D015. 邏輯函數(shù)Y = AB 與 Y = AB滿足 關(guān)系。A 互非B對偶C相等D無任何關(guān)系6. 函數(shù)是最簡 表達式。A 或與B與或C與非與非D或非或非7. 標(biāo)準(zhǔn)與或式是由 構(gòu)成的邏輯表

19、達式。A 最大項之積 B最小項之積C最大項之和D最小項之和8. 組合邏輯電路一般由_ _組合而成。A 門電路B觸發(fā)器C計數(shù)器D寄存器9. 將模擬信號轉(zhuǎn)換為數(shù)字信號，應(yīng)選用 。A DAC電路BADC電路C譯碼器D可編程器PLD二、判斷題1. 已知、 是2個與非門構(gòu)成的基本 RS 觸發(fā)器的輸入端，則約束條件為下列選項中的D。（ ）A R+S = 1 BR+S = 0 CRS = 1 DRS = 02. 正邊沿D觸發(fā)器,在時鐘脈沖CP正邊沿到來前D為1,而CP正邊沿后D變?yōu)?,則CP正邊沿后輸出狀態(tài)為應(yīng)選為下列選項中的B。（ ）A Q = 0 BQ = 1 C D3. 同或邏輯函數(shù) Z 對應(yīng)的邏輯圖

20、是下列選項中的D。( )答案A 答案B 答案C 答案D 4. 與TTL電路相比,CMOS電路具有功耗低,結(jié)構(gòu)相對簡單,便于集成化等優(yōu)點。（ ）5. 欲實現(xiàn)一個三變量組合邏輯函數(shù)，應(yīng)選用下列選項中的C。（ ）A 編碼器 B譯碼器 C數(shù)據(jù)選擇器 D6. 由或非門構(gòu)成的基本RS觸發(fā)器,當(dāng)R = 1,S = 0時,則輸出狀態(tài)應(yīng)選為下列選項中的B。A Q = 0 BQ = 1 C D7. 當(dāng)集成維持-阻塞D 型觸發(fā)器的異步置0 端異步置1端時，則觸發(fā)器的次態(tài)，其工作狀態(tài)應(yīng)選擇下列選項中的B。（ ）A 與CP 和D 有關(guān) B與CP 和D 無關(guān) C只與CP 有關(guān) D只與D 有關(guān)8. 可以用來實現(xiàn)串/并轉(zhuǎn)換的

21、器件為下列選項中的B 所指。（ ）A 計數(shù)器 B移位寄存器 C存儲器 D全加器三、填空題1. 邏輯函數(shù)F=AB+C的最小項表達式為 ( )。2. T觸發(fā)器的狀態(tài)方程是( )，JK觸發(fā)器的狀態(tài)方程是( )。3. 邏輯代數(shù)中的三種基本運算是( )、( )、( )。4. 用對偶規(guī)則寫出邏輯函數(shù)的對偶式是( )。5. 構(gòu)成半導(dǎo)體存儲器中一個字的二進制位數(shù)稱為（ ）。又把8位數(shù)的字稱為（ ），16位稱為（ ）。6. 用對偶規(guī)則寫出邏輯函數(shù)的對偶式是( )。7. 對于T觸發(fā)器，若現(xiàn)態(tài)為0，欲使次態(tài)為1，輸入T=（ ），若現(xiàn)態(tài)為1，欲使次態(tài)仍為1，輸入T=（ ）。8. 請將十進制數(shù)342轉(zhuǎn)換為二進制數(shù)（ ）

22、。將二進制數(shù)（111011.0111）2轉(zhuǎn)換為十進制數(shù)（ ）。9. 在( )電路中，任一時刻的輸出信號不僅取決于當(dāng)時的輸入信號，而且還取決于電路原來的狀態(tài)。10. 用與、或、非等運算表示函數(shù)中各個變量之間邏輯關(guān)系的代數(shù)式叫( )。11. (100101010011.00110111)8421BCD表示的十進制數(shù)是( )。12. 邏輯函數(shù)F(A,B,C)=A+BC的最小項表達式是 ( )。13. 一個倒T網(wǎng)絡(luò)的10位D/A轉(zhuǎn)換器，VREF = +5V，Rf = R, 則當(dāng)D = （0101010100）2 時，對應(yīng)的輸出電壓Vo = （ ）。14. 請將十進制數(shù)102轉(zhuǎn)換為二進制數(shù)( ）。將二進

23、制數(shù)（11011.1010）2轉(zhuǎn)換為十進制數(shù)（ ）15. R-2R倒T形電阻網(wǎng)絡(luò)數(shù)模轉(zhuǎn)換電路必須外加（ ）電源，其極性必須與單極性輸出電壓極性（ ）。16. 已知 Inte1 2114 是 lk×4 位的 RAM 集成電路芯片,它有地址線（ ）條,數(shù)據(jù)線（ ）條。17. 在一片存儲器芯片的存儲容量不夠用時,可以采用（ ）方法將多片存儲器芯片組合起來。根據(jù)增加字數(shù)或位數(shù)的需要，通過（ ）或（ ）方法來解決。18. 只讀存儲器ROM的掩模ROM的存儲單元是通過（ ）或（ ）器件的有無來存儲1、0信息，而可編程ROM即PROM的存儲單元是通過（ ）通斷來存儲1、0信息。19. 1位觸發(fā)器可

24、以存儲（ ）位二進制信息，1位二進制信息有（ ）和（ ）二種狀態(tài)。20. 以輸出二進制代碼的位數(shù)表示分辨率的高低，位數(shù)越多，說明量化誤差越（ ），轉(zhuǎn)換精度越（ ）。四、計算分析題1. 用與非門設(shè)計三變量的多數(shù)表決電路。2. 試用如下圖所示4位同步二進制計數(shù)器 74LS163 （同步清零，同步置數(shù)）設(shè)計一個5進制計數(shù)器。3. 十六進制計數(shù)器74LS161如下圖所示，其功能表如下表所示。試設(shè)計一個6進制的計數(shù)器。4位同步二進制計數(shù)器74161的功能表 工作狀態(tài)×0×× ×置零10× ×預(yù)置數(shù)×110 1保持×11

25、15; 0保持（但C=0）111 1計數(shù)五、化簡題1. 六、圖解題1. 設(shè)觸發(fā)器的初始狀態(tài)為0，試畫出在CP信號作用下觸發(fā)器輸出端Q7的電壓波形 2. 設(shè)觸發(fā)器的初始狀態(tài)為0，試畫出在CP信號作用下觸發(fā)器輸出端Q5的電壓波形 數(shù)字電子技術(shù)模擬試題（六）一、單選題1. 在組合邏輯電路的常用設(shè)計方法中，可以用 來表示邏輯函數(shù)。A 真值表 B狀態(tài)表 C狀態(tài)圖 D特性方程 2. 能把緩變輸入信號轉(zhuǎn)換成矩形波的電路是 。A 單穩(wěn)態(tài)觸發(fā)器B多諧振蕩器C施密觸發(fā)器 D邊沿觸發(fā)器3. 在構(gòu)成D/A轉(zhuǎn)換器的電路中，不屬于D/A轉(zhuǎn)換器組成部分的是 。A 數(shù)碼鎖存器B電子開關(guān)C電阻網(wǎng)絡(luò)D譯碼器4. 在下列各圖中，異

26、或邏輯對應(yīng)的邏輯圖是 。A BCD5.若4位同步二進制加法計數(shù)器當(dāng)前的狀態(tài)是0111，下一個輸入時鐘脈沖后，其內(nèi)容變?yōu)?。A 0111 B0110 C1000 D00116. 在何種輸入情況下，“或非”運算的結(jié)果是邏輯“1” 。A 全部輸入是“0”B任意輸入是“1”C僅一輸入是“1”D全部輸入是“1”7. 若JK觸發(fā)器的原狀態(tài)為0，要在CP作用后仍保持為0狀態(tài)，則JK的值應(yīng)是 。A J=1，K=1 BJ=1，K=0 CJ=0，K=× DJ=×，K=×8. 如下圖電路，設(shè)現(xiàn)態(tài)Q1Q2 = 00，經(jīng)三個脈沖作用后，Q1Q2 的狀態(tài)應(yīng)為 。A 10 B00 C11 D0

27、19. 若一個10位二進制A/D轉(zhuǎn)換器的滿刻度輸出電壓為Vomax = 10.23V, 當(dāng)輸入 D = （1100000010）2時，輸出電壓為 V 。A 2.56 B5.12 C7.7 D8.5810. 標(biāo)準(zhǔn)與或式是由 構(gòu)成的邏輯表達式。A 最大項之積 B最小項之積C最大項之和D最小項之和11. 如下圖電路，設(shè)現(xiàn)態(tài)Q1Q2=10，經(jīng)三個脈沖作用后，Q1Q2的狀態(tài)應(yīng)為 。A10 B00 C11 D0112. 在下列邏輯電路中，不是組合邏輯電路的有 。A 譯碼器B編碼器C全加器D寄存器二、填空題1. 施密特觸發(fā)器的回差的主要作用是（ ）。2. 邏輯函數(shù)F = A+CD的最小項表達式為（ ）。3.

28、 將二進制、八進制和十六進制數(shù)轉(zhuǎn)換為十進制數(shù)的共同規(guī)則是( )。4. 請將十進制數(shù)43轉(zhuǎn)換為二進制數(shù)（ ）。將二進制數(shù)（0.0010）2轉(zhuǎn)換為十進制數(shù)（ ）。5. 若n是輸入信號的有效位數(shù)，則D/A轉(zhuǎn)換器的分辨率是（ ）。6. 用4k×8位的RAM芯片組成16k×8位的存儲器需要（ ）片，組成32k×8位的存儲器需要（ ）片。7. 對于T觸發(fā)器，若現(xiàn)態(tài)為0，欲使次態(tài)為1，輸入T=（ ），若現(xiàn)態(tài)為1，欲使次態(tài)仍為1，輸入T=（ ）。8. 邏輯函數(shù)F(A,B,C)=A+BC的最小項表達式是 ( )。9. 請將十進制數(shù)342轉(zhuǎn)換為二進制數(shù)（ ）。將二進制數(shù)（111011

29、.0111）2轉(zhuǎn)換為十進制數(shù)（ ）。0. R-2R倒T形電阻網(wǎng)絡(luò)數(shù)模轉(zhuǎn)換電路必須外加（ ）電源，其極性必須與單極性輸出電壓極性（ ）。11. 對于D觸發(fā)器，在不使用直接置數(shù)端時，若現(xiàn)態(tài)為0，欲使次態(tài)為1，輸入D=（ ）；對于T觸發(fā)器，欲使 ,輸入T=（ ）。12. 多諧振蕩器是用來產(chǎn)生（ ）的電路；脈沖整形電路可由（ ）觸發(fā)器和（ ）觸發(fā)器來完成。13. 組合邏輯電路是指任何時刻電路的輸出僅由當(dāng)時的（ ）決定。14. 構(gòu)成半導(dǎo)體存儲器中一個字的二進制位數(shù)稱為（ ）。又把8位數(shù)的字稱為（ ），16位稱為（ ）。15. 可編程邏輯器件除了應(yīng)用原先的 PROM、EPROM、E2PROM 電路結(jié)構(gòu)外，

30、還發(fā)展成（ ）、（ ）、（ ）、ISP-PLD、FPGA、及isp GDS 等。16. 隨機存取存儲器中的信息代碼隨時可按指定地址進行（ ）或（ ）,但當(dāng)失去電源后, 所存儲代碼將會全部（ ）。17. 單穩(wěn)態(tài)觸發(fā)器具有一個（ ）和一個（ ）。18. 在最小項的性質(zhì)中有：n變量的全體最小項之和為（ ），任意兩個最小項之積為（ ）。19. (100101010011.00110111)8421BCD表示的十進制數(shù)是( )。20. 根據(jù)邏輯功能的不同特點，可以把數(shù)字電路分成( )和( )兩大類。三、計算分析題(每題10分)1. 用與非門設(shè)計三變量的多數(shù)表決電路。2. 試用如下圖所示4位同步二進制計數(shù)

31、器 74LS163 （同步清零，同步置數(shù)）設(shè)計一個12進制計數(shù)器。3 十六進制計數(shù)器74LS161如下圖所示，其功能表如下表所示。試設(shè)計一個7進制的計數(shù)器。4位同步二進制計數(shù)器74161的功能表 工作狀態(tài)×0×× ×置零10× ×預(yù)置數(shù)×110 1保持×11× 0保持（但C=0）111 1計數(shù)四、化簡題1. 代數(shù)法化簡：五、圖解題1. 設(shè)觸發(fā)器的初始狀態(tài)為0，試畫出在CP信號作用下觸發(fā)器輸出端Q11的電壓波形 2. 設(shè)觸發(fā)器的初始狀態(tài)為0，試畫出在CP信號作用下觸發(fā)器輸出端Q6的電壓波形 3. 設(shè)觸發(fā)器的

32、初始狀態(tài)為0，試畫出在CP信號作用下觸發(fā)器輸出端Q10的電壓波形 數(shù)字電子技術(shù)模擬試題（七）一、分析波形1、用示波器觀察到如圖1所示波形，分析確定出幾進制計數(shù)器，并畫出狀態(tài)轉(zhuǎn)換圖。圖112、給出A、B輸入和F輸出波形如圖2，分析轉(zhuǎn)化成真值表，寫出表達式，并畫出邏輯電路圖。 圖2二、給出集成件74LS194二個，請分別設(shè)計出右移（M1=L，M0=H）： 1、環(huán)形計數(shù)器，并寫出有效狀態(tài)轉(zhuǎn)換圖； 2、扭環(huán)形計數(shù)器，并寫出有效狀態(tài)轉(zhuǎn)換圖。VCCCRM0Q0Q2Q3DSLQ1DSRM1GNDD0D1D2D3CP VCCCRM0Q0Q2Q3DSLQ1DSRM1GNDD0D1D2D3CP圖33三、給出集成件

33、74LS163一個，請設(shè)計出10進制加法計數(shù)器，并寫出狀態(tài)轉(zhuǎn)換圖。74LS163圖4 4 四、時序邏輯電路如圖5所示，試用方程法分析其計數(shù)狀態(tài)。（不查自啟動）圖5 五、74LS163兩片連接如圖6所示計數(shù)電路，試分析為幾進制計數(shù)器，并分別寫出狀態(tài)轉(zhuǎn)換圖。圖6數(shù)字電子技術(shù)模擬試題（八）一、單選題1. 在8位D/A、轉(zhuǎn)換器中，其分辨率是 。A 1/8 B1/256 C1/255 D1/22. 可以用來實現(xiàn)并/串行轉(zhuǎn)換和串/并行轉(zhuǎn)換的器件是 。A 計數(shù)器B移位寄存器C全加器D存儲器1 3. 求一個邏輯函數(shù)F的反函數(shù)，下列哪種說法不正確： 。A “.”換成“+”，“+”換成“.”B原變量換成反變量，反

34、變量換成原變量C變量不變D常數(shù)中的“0”換成“1”，“1”換成“0”4. 下列觸發(fā)器中沒有約束條件的是 。A 基本RS觸發(fā)器 B主從RS觸發(fā)器C同步RS觸發(fā)器D邊沿D觸發(fā)器5. 同或邏輯對應(yīng)的邏輯圖是 。A BCD6. 為把50Hz的正弦波変成周期性矩形波，應(yīng)當(dāng)選用 。A 施密特觸發(fā)器B單穩(wěn)態(tài)電路C多諧振蕩器D譯碼器7. 一個4位移位寄存器原來的狀態(tài)為0000，如果串行輸入始終為1，則經(jīng)過4個移位脈沖后寄存器的內(nèi)容為 。A 0001B0111C1110D11118. 已知TCP是8位逐次漸近型A/D轉(zhuǎn)換器的輸入時鐘周期，則完成一次轉(zhuǎn)換需要的時間是 TCPA 8 B9 C10 D119. 在何種

35、輸入情況下，“與非”運算的結(jié)果式為邏輯“0”A全部輸入是“0”B任意輸入是“0”C僅一輸入是“0”D全部輸入是“1”10. 1、555定時電路端不用時，應(yīng)當(dāng) 。A 接高電平 B接低電平C通過0.01µF的電容接地D通過小于500的電阻接地11. 單穩(wěn)態(tài)觸發(fā)器可用來 。A 產(chǎn)生矩形波B產(chǎn)生延遲作用C存儲器信號D把緩慢信號變成矩形波12. 如下圖所示電路中，CP脈沖的頻率為4KHZ，則輸出端Q的頻率為 。 A 1 kHZ B2 kHZ C4 kHZ D8 kHZ13. 存在約束條件的觸發(fā)器是 。A 基本RS觸發(fā)器 BD鎖存器 CJK觸發(fā)器 DD觸發(fā)器14. 時序邏輯電路中一定包含 。A

36、觸發(fā)器 B組合邏輯電路 C移位寄存器 D譯碼器15. 在下列邏輯電路中，不是組合邏輯電路的有 。A 譯碼器 B編碼器 C全加器 D寄存器二、填空題1. 邏輯函數(shù)F=AB+C的最小項表達式為 ( )。2. 試問存儲容量為512×8位的RAM，有（ ）位地址輸入線、（ ）字線和（ ）位線。3. 常用的A/D轉(zhuǎn)換電路是（ ）A/D轉(zhuǎn)換器。4. 隨機存取存儲器中的信息代碼隨時可按指定地址進行（ ）或（ ）,但當(dāng)失去電源后, 所存儲代碼將會全部（ ）。5. 請將十進制數(shù)342轉(zhuǎn)換為二進制數(shù)（ ）。將二進制數(shù)（111011.0111）2轉(zhuǎn)換為十進制數(shù)（ ）。6. 只讀存儲器是用來存放固定不變的（

37、 二 ）進制數(shù)碼,在正常工作時,只能（ ）存儲代碼, 而不能（ ）代碼。當(dāng)失去電源后,其信息代碼不會（ ）。7. RAM的優(yōu)點是（ ），缺點是（ ）。8. 若n是輸入信號的有效位數(shù)，則D/A轉(zhuǎn)換器的分辨率是（ ）。9. 用4k×8位的RAM芯片組成16k×8位的存儲器需要（ ）片，組成32k×8位的存儲器需要（ ）片。10. 對于JK觸發(fā)器，若J=K，則可完成（ ）觸發(fā)器的邏輯功能；若 J=K=1，則可完成（ ）觸發(fā)器的邏輯功能。11. 在數(shù)字信號的傳輸過程中，有時需要從一組輸入數(shù)據(jù)中選出某一個來，這時用到的邏輯電路叫做( )。12. A/D轉(zhuǎn)換器電路中首先要對模

38、擬信號進行（ ）、然后再進行（ ）和（ ）。13. 邏輯變量和函數(shù)只有( )和( )兩種取值，而且它們只是表示兩種不同的邏輯狀態(tài)。14. 若一個14位D/A轉(zhuǎn)換器的滿刻度輸出電壓為Vomax = 10V, 當(dāng)輸入D =（10111010101111）2時，輸出電壓為（ ）V。15. 一個倒T網(wǎng)絡(luò)的10位D/A轉(zhuǎn)換器，VREF = +5V，Rf = R, 則當(dāng)D = （0101010100）2 時，對應(yīng)的輸出電壓Vo = （ ）。16. 在將兩個多位二進制數(shù)相加時，除了最低位以外，每一位都應(yīng)該考慮來自低位的進位，這種運算稱為( )。17. 欲把輸入的正弦波信號轉(zhuǎn)換成同頻的矩形波信號，可采用（ ）電路。18. 已知 Intel 2732 是 4k×8 位的 ROM 集成電路芯片,它有地址線（ ）條,數(shù)據(jù)線（ ）條。19. 一個10位D/A轉(zhuǎn)換器的每個量化單位電壓表示0.025V電壓，則它最大能表示（ ）V電壓。20. 用對偶規(guī)則寫出邏輯函數(shù)的對偶式是( )。21