數(shù)字電路期末試題七及答案（精編版）

1、數(shù)字電路期末試題七及答案一、填空題（ 20 分）1數(shù)字信號(hào)只有和兩種取值。2十進(jìn)制 123 的二進(jìn)制數(shù)是；八進(jìn)制數(shù)是；十六進(jìn)制數(shù)是。3設(shè)同或門(mén)的輸入信號(hào)為a和 b，輸出函數(shù)為 f。若令 b=0，則 f= 若令 b=1，則 f= 4三態(tài)門(mén)的輸出有、三種狀態(tài)。5設(shè) jk 觸發(fā)器的起始狀態(tài) q=1 若令 j=1，k=0，則1nq。若令 j=1，k=1，則1nq。6bcd 七段翻譯碼器輸入的是位碼，輸出有個(gè)。7一個(gè) n進(jìn)制計(jì)數(shù)器也可以稱(chēng)為分頻器。8有一個(gè) 6 位 d/a 轉(zhuǎn)換器，設(shè)滿(mǎn)度輸出為6.3v，輸入數(shù)字量為 110111，則輸出模擬電壓為。9 設(shè) rom 容量為 256字 8 位， 則它應(yīng)設(shè)置地

2、址線(xiàn)條， 輸出線(xiàn)條。10 用 256字4 位 ram ， 擴(kuò)展容量為 1024 字8 位 ram ， 則需要片。二 、選擇題（ 20分）1 離散的，不連續(xù)的信號(hào)，稱(chēng)為（）a、模擬信號(hào) b、數(shù)字信號(hào)2 組合邏輯電路通常由（）組合而成。a、門(mén)電路 b 、觸發(fā)器 c 、計(jì)數(shù)器3 十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（）個(gè)a、16 b 、2 c 、4 d 、8 4 一位 8421bcd 碼譯碼器的數(shù)據(jù)輸入線(xiàn)與譯碼輸出線(xiàn)的組合是（）a、4：6 b、1：10 c 、4：10 d 、2：4 5 能實(shí)現(xiàn)脈沖延時(shí)的電路是（）a、多諧振蕩器 b 、單穩(wěn)態(tài)觸發(fā)器 c 、施密特觸發(fā)器68 線(xiàn)3 線(xiàn)優(yōu)先編碼器的輸

3、入為70ii，當(dāng)優(yōu)先級(jí)別最高的7i 有效時(shí)，其輸出012yyy的值是（） a、111 b、010 c 、000 d 、101 7jk觸發(fā)器在 cp作用下，若狀態(tài)必須發(fā)生翻轉(zhuǎn)，則應(yīng)使（）a、j=k=0 b 、j=k=1 c 、j=o ，k=1 8有一個(gè)左移位寄存器，當(dāng)預(yù)先置入1011 后，其串行固定接 0，在 4 個(gè)移位脈沖 cp作用下，四位數(shù)據(jù)的移位過(guò)程是（）a、 10110110110010000000 b、 10110101001000010000 9有一位二進(jìn)制數(shù)碼需要暫時(shí)存放起來(lái)，應(yīng)選用（）a、觸發(fā)器 b、2 選 1 數(shù)據(jù)選擇器 c、全加器10eprom 是指（）a、隨機(jī)讀寫(xiě)存儲(chǔ)器 b

4、、可編程邏輯陣列可編程只讀存儲(chǔ)器 d、可擦除可編程只讀存儲(chǔ)器三 、判斷題（ 10分）1、n 個(gè)變量的邏輯函數(shù)，其全部最小項(xiàng)共有n 個(gè)。（）2、與非門(mén)可以用作反相器。（）3、寄存器是組合邏輯器件。（）4、寄存器要存放 n 位二進(jìn)制數(shù)碼時(shí)，需要n2個(gè)觸發(fā)器。（）5、3 位二進(jìn)制計(jì)數(shù)器可以構(gòu)成模值為123的計(jì)數(shù)器。（）6、十進(jìn)制計(jì)數(shù)器最高位輸出的周期是輸入cp脈沖周期的 10 倍。（）7、jk觸發(fā)器在 cp作用下，若 j=k=1 ，其狀態(tài)保持不變。（）8、要對(duì) 16 個(gè)輸入信號(hào)進(jìn)行編碼，至少需要4 位二進(jìn)制碼。（）9、組合邏輯電路 t 時(shí)刻狀態(tài)和 t-1 時(shí)刻該電路的狀態(tài)有關(guān)。（）10、 一個(gè)容量為

5、 2564 位的 ram 有 4 條數(shù)據(jù)線(xiàn)。（）四 、 化簡(jiǎn)邏輯函數(shù)（ 15 分）1 用代數(shù)法化簡(jiǎn)2 用卡諾圖化簡(jiǎn)，寫(xiě)出與或式f（a、b、c 、d ）= m （0，1，4，7，8，19，13）+（2，5，8，12，15）五、用譯碼器實(shí)現(xiàn)函數(shù)( , ,)y a b ca b cabcabc 。 （15 分）六、分析下圖所示的同步時(shí)序電路。 要求：寫(xiě)出驅(qū)動(dòng)方程； 列出狀態(tài)轉(zhuǎn)換真值表；畫(huà)出狀態(tài)轉(zhuǎn)換圖及工作波形圖。并描述電路的功能。（20 分）f=ac+abc+bc+abc答案一、1、0 ， 1 2、1111011， 173， 713 3、a 4、0， 1， 高阻5、1， 0 6、4, 二進(jìn)制 , 7

6、 7、n 8、5.5v 9、8, 8 10、8 二、1、b 2、a 3、c 4、c 5、b 6、c 7、b 8、a 9、a 10、d 三、1、2、3、4、5、6、7、8、9、10、四、1、cf（過(guò)程略）2、bdcdcbaf),(（過(guò)程略）五、解： （1）根據(jù)邏輯函數(shù)選用譯碼器。由于函數(shù)y 中有 a、b、c 三個(gè)變量，故選用3 線(xiàn)-8 線(xiàn)譯碼器74ls138。其輸出為低電平有效，故再選一個(gè)與非門(mén)。（2）因?yàn)?74ls138 的輸出表達(dá)式為：iiym，i=07 （3）寫(xiě)出邏輯函數(shù)的最小項(xiàng)表達(dá)式：027027ya b cabcabcmmmmmm?（4）將邏輯函數(shù)與74ls138 的輸出表達(dá)式進(jìn)行比較

7、，設(shè)a= a2、 b= a1、 c= a0，得：027027ymmmyyy?（5）所以，用一片74ls138 再加一個(gè)與非門(mén)就可實(shí)現(xiàn)函數(shù)。其邏輯圖如上圖所示。六、（1）驅(qū)動(dòng)方程：001,1jknn1010,jqkqnnnn201201,jqqkqq（2）狀態(tài)方程n+1nnn000000q ()j qk qqcpn+1nnnnnnnnnn1111101011010q ()j qk qqqq qqqq qcpn+1nnnnnnnn22222210210q ()j qk qqqqq qqcp（3）狀態(tài)轉(zhuǎn)換真值表、狀態(tài)圖、時(shí)序圖cp n2qn1qn0qn+12qn+11qn+10q1 0 0 0 1 1 1 2 1 1 1 1 1 0 3 1 1 0 1 0 1 4 1 0 1 1 0 0 5 1 0 0 0 1 1 6 0 1 1 0 1 0 7 0