數(shù)字電子技術(shù)基礎(chǔ)試題及答案2(共11頁(yè))

1、 數(shù)字電子技術(shù)基礎(chǔ)考題一、填空題：（每空3分，共15分）1邏輯函數(shù)有四種表示方法，它們分別是（ 真值表 ）、（ 邏輯圖 ）、（ 邏輯表達(dá)式 ）和（ 卡諾圖 ）。2將2004個(gè)“1”異或起來(lái)得到的結(jié)果是（ 0 ）。3由555定時(shí)器構(gòu)成的三種電路中，（ ）和（ ）是脈沖的整形電路。4TTL器件輸入腳懸空相當(dāng)于輸入（ 高 ）電平。5基本邏輯運(yùn)算有: （and ）、（ not ）和（ or ）運(yùn)算。6采用四位比較器對(duì)兩個(gè)四位數(shù)比較時(shí)，先比較（ 最高 ）位。7觸發(fā)器按動(dòng)作特點(diǎn)可分為基本型、（同步型 ）、（ 主從型 ）和邊沿型；8如果要把一寬脈沖變換為窄脈沖應(yīng)采用 （ 積分型單穩(wěn)態(tài) ） 觸發(fā)器9目前我們所

2、學(xué)的雙極型集成電路和單極型集成電路的典型電路分別是（TTL ）電路和（ CMOS ）電路。10施密特觸發(fā)器有（ 2）個(gè)穩(wěn)定狀態(tài).，多諧振蕩器有（ 0 ）個(gè)穩(wěn)定狀態(tài)。11數(shù)字系統(tǒng)按組成方式可分為 功能擴(kuò)展電路、功能綜合電路 兩種；12兩二進(jìn)制數(shù)相加時(shí)，不考慮低位的進(jìn)位信號(hào)是 （ 半 ） 加器。13不僅考慮兩個(gè)_本位_相加，而且還考慮來(lái)自_低位進(jìn)位_相加的運(yùn)算電路，稱為全加器。14時(shí)序邏輯電路的輸出不僅和_該時(shí)刻輸入變量的取值_有關(guān)，而且還與_電路原來(lái)的狀態(tài)_有關(guān)。15計(jì)數(shù)器按CP脈沖的輸入方式可分為_同步計(jì)數(shù)器和_異步計(jì)數(shù)器_。16觸發(fā)器根據(jù)邏輯功能的不同，可分為_rs_、_jk_、_t_、_d

3、_、_等。17根據(jù)不同需要，在集成計(jì)數(shù)器芯片的基礎(chǔ)上，通過(guò)采用_反饋歸零法_、_預(yù)置數(shù)法_、_進(jìn)位輸出置最小數(shù)法_等方法可以實(shí)現(xiàn)任意進(jìn)制的技術(shù)器。184. 一個(gè) JK 觸發(fā)器有 2 個(gè)穩(wěn)態(tài)，它可存儲(chǔ) 1 位二進(jìn)制數(shù)。 19若將一個(gè)正弦波電壓信號(hào)轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用 多諧振蕩器 電路。20 把JK觸發(fā)器改成T觸發(fā)器的方法是 j=k=t 。21N個(gè)觸發(fā)器組成的計(jì)數(shù)器最多可以組成 2n 進(jìn)制的計(jì)數(shù)器。22基本RS觸發(fā)器的約束條件是 rs=0 。23對(duì)于JK觸發(fā)器，若，則可完成 T 觸發(fā)器的邏輯功能；若，則可完成 D 觸發(fā)器的邏輯功能。二數(shù)制轉(zhuǎn)換（5分）：1、（）（）（）2、（）（）（）3、

4、（）（）（ ）4、（）原碼（）反碼=( )補(bǔ)碼5、（）原碼（）反碼=( )補(bǔ)碼三函數(shù)化簡(jiǎn)題：（5分）1、化簡(jiǎn)等式=(，給定約束條件為：2 用卡諾圖化簡(jiǎn)函數(shù)為最簡(jiǎn)單的與或式（畫圖）。 四分析題（30分）1、分析如圖所示組合邏輯電路的功能。2試分析如圖3所示的組合邏輯電路。 (15分)1）. 寫出輸出邏輯表達(dá)式；2）. 化為最簡(jiǎn)與或式；A B C Y1Y20 0 0000 0 1100 1 0100 1 1011 0 0101 0 1 011 1 0011 1 1113). 列出真值表；4). 說(shuō)明邏輯功能?；?jiǎn)為全加器3. 七、分析如下時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，

5、畫出電路的狀態(tài)轉(zhuǎn)換圖。（）3. ）據(jù)邏輯圖寫出電路的驅(qū)動(dòng)方程： ） 求出狀態(tài)方程：） 寫出輸出方程：C） 列出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時(shí)序圖：5) 從以上看出，每經(jīng)過(guò)16個(gè)時(shí)鐘信號(hào)以后電路的狀態(tài)循環(huán)變化一次；同時(shí)，每經(jīng)過(guò)16個(gè)時(shí)鐘脈沖作用后輸出端C輸出一個(gè)脈沖，所以，這是一個(gè)十六進(jìn)制記數(shù)器，C端的輸出就是進(jìn)位。 CP Q3 Q2 Q1 Q0 等效十進(jìn)制數(shù) C 0 0 0 0 0 0 0 1 0 0 0 1 1 0 2 0 0 1 0 2 0 15 1 1 1 1 15 016 0 0 0 0 0 0474161組成的電路如題37圖所示，分析電路，并回答以下問(wèn)題 （1）畫出電路的狀態(tài)轉(zhuǎn)換圖（Q3

6、Q2Q1Q0）； （2）說(shuō)出電路的功能。（74161的功能見表） 題37圖wu設(shè)計(jì)題：（30分）1要求用與非門設(shè)計(jì)一個(gè)三人表決用的組合邏輯電路圖，只要有2票或3票同意，表決就通過(guò)（要求有真值表等）。 2. 試用JK觸發(fā)器和門電路設(shè)計(jì)一個(gè)十三進(jìn)制的計(jì)數(shù)器, 并檢查設(shè)計(jì)的電路能否自啟動(dòng)。(14分)七（10分）試說(shuō)明如圖 5所示的用555 定時(shí)器構(gòu)成的電路功能，求出U T+ 、U T- 和U T ，并畫出其輸出波形。 （10分） 圖5答案：一填空題1 真值表、邏輯圖、邏輯表達(dá)式、卡諾圖；20；3施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器4高5與 、或 、非6最高7同步型 、主從型 ；8積分型單穩(wěn)態(tài)9TTL

7、 、 CMOS ;10兩、0 ；11功能擴(kuò)展電路、功能綜合電路 ；12半 13本位（低位），低位進(jìn)位14該時(shí)刻輸入變量的取值，該時(shí)刻電路所處的狀態(tài)15同步計(jì)數(shù)器，異步計(jì)數(shù)器16RS觸發(fā)器 ，T觸發(fā)器 ，JK觸發(fā)器 ，T觸發(fā)器，D觸發(fā)器17反饋歸零法，預(yù)置數(shù)法，進(jìn)位輸出置最小數(shù)法18兩 ， 一 19多諧振蕩器 20J=K=T212n22RS=0二數(shù)制轉(zhuǎn)換（）：1、（）（）（）2、（）（）（）3、（）（）（ ）4、（）原碼（）反碼=( )補(bǔ)碼5、（）原碼（）反碼=( )補(bǔ)碼三化簡(jiǎn)題： ：1、利用摩根定律證明公式ïîïíì×=+=×

8、;BABABABA反演律（摩根定律）：2、畫出卡諾圖化簡(jiǎn)得 四分析題20分）11、寫出表達(dá)式2、畫出真值表 非門設(shè)計(jì)一個(gè)三人表決用的組合邏輯電路圖，只要有2票或3票同意，表決就通過(guò)2 （1）邏輯表達(dá)式（2）最簡(jiǎn)與或式：（3） 真值表A B C Y1Y20 0 0000 0 1100 1 0100 1 1011 0 0101 0 1 011 1 0011 1 111（4）邏輯功能為：全加器。3. ）據(jù)邏輯圖寫出電路的驅(qū)動(dòng)方程： ） 求出狀態(tài)方程：） 寫出輸出方程：C） 列出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時(shí)序圖：5) 從以上看出，每經(jīng)過(guò)16個(gè)時(shí)鐘信號(hào)以后電路的狀態(tài)循環(huán)變化一次；同時(shí)，每經(jīng)過(guò)16個(gè)時(shí)鐘脈沖

9、作用后輸出端C輸出一個(gè)脈沖，所以，這是一個(gè)十六進(jìn)制記數(shù)器，C端的輸出就是進(jìn)位。 CP Q3 Q2 Q1 Q0 等效十進(jìn)制數(shù) C 0 0 0 0 0 0 0 1 0 0 0 1 1 0 2 0 0 1 0 2 0 15 1 1 1 1 15 016 0 0 0 0 0 0解：（1）狀態(tài)轉(zhuǎn)換表：Qn3Qn2Qn1Qn0Qn+13Qn+12Qn+11Qn+10000000010001001000100011001101000100010101010110011001110111100010001001100110101010101110110000狀態(tài)轉(zhuǎn)換圖：000000010010001101000101011001111000100110101011Q3Q2