數(shù)字電路基礎(chǔ)之門電路和組合邏輯電路

1、 數(shù)字電路的基礎(chǔ)知識數(shù)字電路的基礎(chǔ)知識 數(shù)字信號和模擬信號數(shù)字信號和模擬信號電子電路中的信號電子電路中的信號模擬信號模擬信號數(shù)字信號數(shù)字信號時間連續(xù)的信號時間連續(xù)的信號時間和幅度都是離散的時間和幅度都是離散的1模擬信號：模擬信號：tu正弦波信號正弦波信號t鋸齒波信號鋸齒波信號u2研究模擬信號時，我們注重電路研究模擬信號時，我們注重電路輸入、輸出信號間的大小、相位關(guān)系。輸入、輸出信號間的大小、相位關(guān)系。相應(yīng)的電子電路就是模擬電路，包括相應(yīng)的電子電路就是模擬電路，包括交直流放大器、濾波器、信號發(fā)生器交直流放大器、濾波器、信號發(fā)生器等。等。在模擬電路中，晶體管一般工作在模擬電路中，晶體管一般工作在放

2、大狀態(tài)。在放大狀態(tài)。3數(shù)字信號：數(shù)字信號：數(shù)字信號數(shù)字信號產(chǎn)品數(shù)量的統(tǒng)計。產(chǎn)品數(shù)量的統(tǒng)計。數(shù)字表盤的讀數(shù)。數(shù)字表盤的讀數(shù)。數(shù)字電路信號：數(shù)字電路信號：tu4研究數(shù)字電路時注重電路輸出、輸研究數(shù)字電路時注重電路輸出、輸入間的邏輯關(guān)系，因此不能采用模入間的邏輯關(guān)系，因此不能采用模擬電路的分析方法。主要的工具是擬電路的分析方法。主要的工具是邏輯代數(shù)，電路的功能用真值表、邏輯代數(shù)，電路的功能用真值表、邏輯表達(dá)式及波形圖表示。邏輯表達(dá)式及波形圖表示。在數(shù)字電路中，三極管工作在開關(guān)在數(shù)字電路中，三極管工作在開關(guān)狀態(tài)，即工作在飽和和截止?fàn)顟B(tài)。狀態(tài)，即工作在飽和和截止?fàn)顟B(tài)。5第二章第二章 門電路和組合邏輯電路

3、門電路和組合邏輯電路 2.1 概述概述 2.2 分離元件門電路分離元件門電路 2.3 TTL集成門電路集成門電路 2.4 MOS門電路門電路2.5 邏輯代數(shù)邏輯代數(shù) 2.6 組合邏輯電路分析組合邏輯電路分析2.7 利用小規(guī)模集成電路設(shè)計組合電路利用小規(guī)模集成電路設(shè)計組合電路2.8 幾種常用的中規(guī)模組件幾種常用的中規(guī)模組件6 2.1 概述概述在數(shù)字電路中，門電路是最基本的邏在數(shù)字電路中，門電路是最基本的邏輯元件。門電路的輸入信號于輸出信號之輯元件。門電路的輸入信號于輸出信號之間存在一定的邏輯關(guān)系，所以門電路又稱間存在一定的邏輯關(guān)系，所以門電路又稱邏輯門電路。門電路是用以實現(xiàn)邏輯關(guān)系邏輯門電路。門

4、電路是用以實現(xiàn)邏輯關(guān)系的電子電路，與基本邏輯關(guān)系相對應(yīng)，門的電子電路，與基本邏輯關(guān)系相對應(yīng)，門電路主要有：電路主要有：與門與門、或門或門、與非門與非門、或非或非門門、異或門異或門等。等。在數(shù)字電路中，門電路的輸入輸出信在數(shù)字電路中，門電路的輸入輸出信號都是用電位（電平）的高低來表示。一號都是用電位（電平）的高低來表示。一般用高電平代表般用高電平代表1、低點平代表、低點平代表0，即所謂，即所謂的的正邏輯系統(tǒng)正邏輯系統(tǒng)。7 ViVoKVccR100VVcc只要能判斷高只要能判斷高低電平即可低電平即可K開開-Vo=1, 輸出高電平輸出高電平K合合-Vo=0, 輸出低電平輸出低電平可用三極可用三極管代

5、替管代替8R1R2AF+uccuAtuFt+ucc0.3V三極管的開關(guān)特性（截止區(qū)三極管的開關(guān)特性（截止區(qū)飽和區(qū)）：飽和區(qū)）：截止截止飽和飽和9 2.2 分離元件門電路分離元件門電路 一、二極管與門一、二極管與門FD1D2AB+12VuA uB uF 0V 0V 0.3V 0V 3V 0.3V 3V 0V 0.3V 3V 3V 3.3V 10“與與”邏輯邏輯A、B、C都具備時，事件都具備時，事件F才發(fā)生。才發(fā)生。EFABC&ABCF邏輯符號邏輯符號11F=ABC邏輯式邏輯式邏輯乘法邏輯乘法邏輯與邏輯與AFBC00001000010011000010101001101111真值表真值表1

6、2 二、二極管或門二、二極管或門uAuBuF0V0V-0.3V0V3V2.7V3V0V2.7V3V3V2.7VFD1D2AB-12V13“或或”邏輯邏輯A、B、C只有一個具備時，事件只有一個具備時，事件F就發(fā)生。就發(fā)生。 1ABCF邏輯符號邏輯符號AEFBC14F=A+B+C邏輯式邏輯式邏輯加法邏輯加法邏輯或邏輯或AFBC00001001010111010011101101111111真值表真值表15R1DR2AF+12V +3V三、三極管非門三、三極管非門uAuF3V0.30V3.3嵌位二極管嵌位二極管16“非非”邏輯邏輯A具備時具備時 ，事件，事件F不發(fā)生；不發(fā)生；A不具備時，不具備時，事

7、件事件F發(fā)生。發(fā)生。邏輯符號邏輯符號AEFRAF17邏輯式邏輯式邏輯非邏輯非邏輯反邏輯反真值表真值表AF AF011018R1DR2F+12V +3V三極管非門三極管非門D1D2AB+12V二極管與門二極管與門與非門與非門19 幾種常用的邏輯關(guān)系邏輯幾種常用的邏輯關(guān)系邏輯“與與”、“或或”、“非非”是三種基本的是三種基本的邏輯關(guān)系，任何其它的邏輯關(guān)系都可以邏輯關(guān)系，任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示。以它們?yōu)榛A(chǔ)表示。CBAF 與非：與非：條件條件A、B、C都具都具備，則備，則F 不發(fā)不發(fā)生。生。&ABCF20CBAF 或非：或非：條件條件A、B、C任一任一具備，則具備，則F 發(fā)

8、發(fā)生。生。 1ABCFBABABAF 異或：異或：條件條件A、B有一個具有一個具備，另一個不備，另一個不具備則具備則F 發(fā)生。發(fā)生。=1ABCF211、體積大、工作不可靠。、體積大、工作不可靠。2、需要不同電源。、需要不同電源。3、各種門的輸入、輸出電平不匹配。、各種門的輸入、輸出電平不匹配。22 2.3 TTL集成門電路集成門電路 一、一、TTL與非門的基本原理與非門的基本原理與分離元件電路相比，集成電路具與分離元件電路相比，集成電路具有體積小、可靠性高、速度快的特點，有體積小、可靠性高、速度快的特點，而且輸入、輸出電平匹配，所以早已廣而且輸入、輸出電平匹配，所以早已廣泛采用。根據(jù)電路內(nèi)部的

9、結(jié)構(gòu)，可分為泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、MOS管集成門電管集成門電路。路。23+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCTTL與非門的內(nèi)部結(jié)構(gòu)與非門的內(nèi)部結(jié)構(gòu)CBAF &ABCF24+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1、任一輸入為低電平（、任一輸入為低電平（0.3V）時）時“0”1V不足以讓不足以讓T2、T5導(dǎo)通導(dǎo)通三個三個PN結(jié)結(jié)導(dǎo)通需導(dǎo)通需2.1V25+5VFR4R2R13kR5T3T4T1b1c1ABC1、任一輸入為低電平（、任一輸入為低電平（0.3V）時）時“0”1Vuouo=5-uR2-ub

10、e3-ube4 3.6V高電平！高電平！26+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC2、輸入全為高電平（、輸入全為高電平（3.4V）時）時“1”全導(dǎo)通全導(dǎo)通電位被嵌電位被嵌在在2.1V全反偏全反偏 1V截止截止272、輸入全為高電平（、輸入全為高電平（3.4V）時）時+5VFR2R13kT2R3T1T5b1c1ABC全反偏全反偏“1”飽和飽和uF=0.3VABCF 此電路此電路281、電壓傳輸特性、電壓傳輸特性二、二、 TTL與非門的特性和技術(shù)參數(shù)與非門的特性和技術(shù)參數(shù)測試電路測試電路&+5Vuiu029u0(V)ui(V)123UOH(3.4V)UOL(0.

11、3V)傳輸特性曲線傳輸特性曲線u0(V)ui(V)123UOH“1”UOL(0.3V)閾值閾值UT=1.4V理想的傳輸特性理想的傳輸特性輸出高電平輸出高電平輸出低電平輸出低電平30（1）輸出高電平）輸出高電平UOH、輸出低電平、輸出低電平UOL UOH 2.4V UOL 0.4V 便認(rèn)為合格。便認(rèn)為合格。 典型值典型值UOH=3.4V UOL 0.3V 。 (2) 閾值電壓閾值電壓UT uiUT時，認(rèn)為時，認(rèn)為ui是高電平。是高電平。UT=1.4V312、輸入、輸出負(fù)載特性、輸入、輸出負(fù)載特性&？（1）前后級之間電流的聯(lián)系）前后級之間電流的聯(lián)系32+5VR4R2R5T3T4R1T1+5

12、V前級輸出為前級輸出為 高電平時高電平時前級前級后級后級反偏反偏流出前級流出前級電流電流IOH（拉電流）（拉電流）33前級輸出為前級輸出為 低電平時低電平時+5VR2R13kT2R3T1T5b1c1R1T1+5V前級前級后級后級流入前級的電流入前級的電流流IOL 約約 1.4mA (灌電流灌電流)34名稱及符號名稱及符號含義含義輸入低電平電流輸入低電平電流 IiL輸入為低電平時流入輸輸入為低電平時流入輸入端的電流入端的電流-1 .4mA。輸入高電平電流輸入高電平電流 IiH輸入為高電平時流入輸輸入為高電平時流入輸入端的電流入端的電流幾十幾十A。IOL及其極限及其極限 IOL（max）當(dāng)當(dāng) IO

13、L IOL(max)時，輸時，輸入不再是低電平。入不再是低電平。IOH及其極限及其極限 IOH (max)當(dāng)當(dāng) IOH IOH(max)時，輸時，輸出不再是高電平。出不再是高電平。關(guān)于電流的技術(shù)參數(shù)關(guān)于電流的技術(shù)參數(shù)35（2）扇出系數(shù)）扇出系數(shù):與非門電路輸出驅(qū)動同類門的個數(shù)與非門電路輸出驅(qū)動同類門的個數(shù)+5VR4R2R5T3T4T1前級前級T1T1IiH1IiH3IiH2IOH前級輸出為高電平時前級輸出為高電平時例如：例如：36+5VR2R13kT2R3T1T5b1c1前級前級IOLIiL1IiL2IiL3前級輸出為前級輸出為 低電平時低電平時37輸出低電平時，流入前級的電流（灌電流）：輸出

14、低電平時，流入前級的電流（灌電流）： 2iL1iLOLIII輸出高電平時，流出前級的電流（拉電流）：輸出高電平時，流出前級的電流（拉電流）： 2iH1iHOHIII與非門的扇出系數(shù)一般是與非門的扇出系數(shù)一般是10。381、懸空的輸入端相當(dāng)于接高電平。、懸空的輸入端相當(dāng)于接高電平。2、為了防止干擾，可將懸空的輸入、為了防止干擾，可將懸空的輸入端接高電平。端接高電平。39（3）平均傳輸時間）平均傳輸時間tuiotuoo50%50%tpd1tpd2平均傳輸時間平均傳輸時間)tt (21t2pd1pdpd 40三、三、 其它類型的其它類型的TTL門電路（三態(tài)門）門電路（三態(tài)門）+5VFR4R2R1T2

15、R5R3T3T4T1T5ABDEEE-控制端控制端41+5VFR4R2R1T2R5R3T3T4T1T5ABDEE01截止截止ABF 42+5VFR4R2R1T2R5R3T3T4T1T5ABDEE10導(dǎo)通導(dǎo)通截止截止截止截止高阻態(tài)高阻態(tài)43&ABFE符號符號輸出高阻輸出高阻0E 1E ABF 功能表功能表低電平起作用低電平起作用44&ABFE符號符號輸出高阻輸出高阻1E 0E ABF 功能表功能表高電平起作用高電平起作用45E1E2E3公用總線公用總線三態(tài)門主要作為三態(tài)門主要作為TTL電路與電路與總線總線間間的的接口電路接口電路用途：用途：E1、E2、E3分時接分時接入高電平入高

16、電平46 2.4 MOS門電路門電路半導(dǎo)體集成門電路半導(dǎo)體集成門電路按導(dǎo)電類型按導(dǎo)電類型分為：分為： 雙極型雙極型（TTL)(雙極型晶體管）雙極型晶體管） MOS型型（絕緣柵場效應(yīng)管）（單極型晶體管）（絕緣柵場效應(yīng)管）（單極型晶體管）MOS型：型：優(yōu)點：優(yōu)點： 制造工藝簡單、集成度高、功耗低、抗制造工藝簡單、集成度高、功耗低、抗 干擾能力強(qiáng)，便于向大規(guī)模集成電路發(fā)干擾能力強(qiáng)，便于向大規(guī)模集成電路發(fā)展。展。缺點：工作速度較低。缺點：工作速度較低。47 一、場效應(yīng)晶體管一、場效應(yīng)晶體管場效應(yīng)管與雙極型晶體管不同，它是場效應(yīng)管與雙極型晶體管不同，它是多子導(dǎo)電，輸入阻抗高，溫度穩(wěn)定性好。多子導(dǎo)電，輸入

17、阻抗高，溫度穩(wěn)定性好。結(jié)型場效應(yīng)管結(jié)型場效應(yīng)管JFET絕緣柵型場效應(yīng)管絕緣柵型場效應(yīng)管MOS場效應(yīng)管有兩種場效應(yīng)管有兩種:481、 絕緣柵場效應(yīng)管絕緣柵場效應(yīng)管:（1）結(jié)構(gòu)和電路符號）結(jié)構(gòu)和電路符號PNNGSDP型基底型基底兩個兩個N區(qū)區(qū)SiO2絕緣層絕緣層49PNNGSD金屬鋁金屬鋁導(dǎo)電溝道導(dǎo)電溝道GSDN溝道增強(qiáng)型溝道增強(qiáng)型50NPPGSDGSDP溝道增強(qiáng)型溝道增強(qiáng)型51P溝道耗盡型溝道耗盡型NPPGSDGSD予埋了導(dǎo)電予埋了導(dǎo)電溝道溝道 52（2）MOS管的工作原理管的工作原理以以N溝道增強(qiáng)型為例溝道增強(qiáng)型為例PNNGSDUDSUGS53PNNGSDUDSUGSUGS=0時時D-S間相當(dāng)

18、間相當(dāng)于兩個反接于兩個反接的的PN結(jié)結(jié)ID=0對應(yīng)截止區(qū)對應(yīng)截止區(qū)54PNNGSDUDSUGSUGS0時時UGS足夠大時足夠大時（UGSVT）感應(yīng)出足夠多感應(yīng)出足夠多電子，這里以電子，這里以電子導(dǎo)電為主電子導(dǎo)電為主出現(xiàn)出現(xiàn)N型的導(dǎo)型的導(dǎo)電溝道。電溝道。感應(yīng)出電子感應(yīng)出電子VT稱為閾值電壓稱為閾值電壓55PNNGSDUDSUGSUGS較小時，導(dǎo)較小時，導(dǎo)電溝道相當(dāng)于電溝道相當(dāng)于電阻將電阻將D-S連接連接起來，起來，UGS越大越大此電阻越小。此電阻越小。56PNNGSDUDSUGS當(dāng)當(dāng)UDS不太大不太大時，導(dǎo)電溝道時，導(dǎo)電溝道在兩個在兩個N區(qū)間區(qū)間是均勻的。是均勻的。當(dāng)當(dāng)UDS較大較大時，靠近時，

19、靠近D區(qū)的導(dǎo)電溝區(qū)的導(dǎo)電溝道變窄。道變窄。57PNNGSDUDSUGSUDS增加，增加，UGS=VT時，靠時，靠近近D端的溝道端的溝道被夾斷，稱為被夾斷，稱為予夾斷。予夾斷。夾斷后夾斷后ID呈呈恒流特性。恒流特性。ID58（3）增強(qiáng)型）增強(qiáng)型N溝道溝道MOS管的特性曲線管的特性曲線轉(zhuǎn)移特性曲線轉(zhuǎn)移特性曲線0IDUGSVT59輸出特性曲線輸出特性曲線IDU DS0UGS060二、二、 NMOS門電路門電路1、NMOS“非非”門電路門電路0UDSIDuiuoUCCR負(fù)載線負(fù)載線ui=“1”ui=“0”uo=“0” uo=“1”61uiuoUCCuiuoUCC實際結(jié)構(gòu)實際結(jié)構(gòu)等效結(jié)構(gòu)等效結(jié)構(gòu)622、

20、”與非與非”門電路門電路AYUCCBBAF632、”或非或非”門電路門電路AYUCCBBAY64三、三、 CMOS反相器（互補(bǔ)對稱）反相器（互補(bǔ)對稱）UCCST2DT1AFNMOS管管PMOS管管CMOS電路電路65UCCST2DT1uiuoui=0截止截止ugs2= UCC導(dǎo)通導(dǎo)通u=“”1、“非非”門門電路電路66UCCST2DT1uiuoui=導(dǎo)通導(dǎo)通截止截止u=“”672、“與非與非”門電路（略）門電路（略）3、“或非或非”門電路（略）門電路（略）68三、三、CMOS電路的優(yōu)點電路的優(yōu)點、靜態(tài)功耗小。、靜態(tài)功耗小。、允許電源電壓范圍寬（、允許電源電壓范圍寬（3 18V）。）。3、扇出系

21、數(shù)大，抗噪容限大。、扇出系數(shù)大，抗噪容限大。692.5 邏輯代數(shù)邏輯代數(shù)一、邏輯代數(shù)運算法則一、邏輯代數(shù)運算法則在數(shù)字電路中，我們要研究的是電路在數(shù)字電路中，我們要研究的是電路的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電路又稱路又稱邏輯電路邏輯電路，相應(yīng)的研究工具是，相應(yīng)的研究工具是邏輯邏輯代數(shù)（布爾代數(shù)）代數(shù)（布爾代數(shù)）。在邏輯代數(shù)中，邏輯函數(shù)的變量只能在邏輯代數(shù)中，邏輯函數(shù)的變量只能取兩個值（取兩個值（二值變量二值變量），即），即0和和1，中間值，中間值沒有意義，這里的沒有意義，這里的0和和1只表示兩個對立的只表示兩個對立的邏輯狀態(tài)，如電位的低高（邏輯狀態(tài)，如電

22、位的低高（0表示低電位，表示低電位，1表示高電位）、開關(guān)的開合等。表示高電位）、開關(guān)的開合等。701、幾種基本的邏輯運算、幾種基本的邏輯運算從三種基本的邏輯關(guān)系，我們可以得從三種基本的邏輯關(guān)系，我們可以得到以下邏輯運算：到以下邏輯運算：0 0=0 1=1 0=01 1=10+0=00+1=1+0=1+1=11001 712、邏輯代數(shù)的基本定律、邏輯代數(shù)的基本定律（1）基本運算規(guī)則）基本運算規(guī)則A+0=A A+1=1 A 0 =0 A=0 A 1=A1AA AAA 0AA AAA AA 72（2）基本代數(shù)規(guī)律）基本代數(shù)規(guī)律交換律交換律結(jié)合律結(jié)合律分配律分配律A+B=B+AA B=B AA+(B+

23、C)=(A+B)+C=(A+C)+BA (B C)=(A B) CA(B+C)=A B+A CA+B C=(A+B)(A+C)普通代普通代數(shù)不適數(shù)不適用用!73（3）吸收規(guī)則）吸收規(guī)則a. 原變量的吸收：原變量的吸收：A+AB=A證明：證明：A+AB=A(1+B)=A1=A利用運算規(guī)則可以對邏輯式進(jìn)行化簡。利用運算規(guī)則可以對邏輯式進(jìn)行化簡。例如：例如：CDAB)FE(DABCDAB 被吸收被吸收74b.反變量的吸收：反變量的吸收：BABAA 證明：證明：BAABABAA BA)AA(BA 例如：例如：DEBCADCBCAA 被吸收被吸收75c.混合變量的吸收：混合變量的吸收：CAABBCCAA

24、B 證明：證明：BC)AA(CAABBCCAAB CAABBCAABCCAAB 例如：例如：CAABBCCAABBCDBCCAABBCDCAAB 1吸收吸收76(4) 反演定理：反演定理：BABABABA ABAB0001111010110110010111110000BA ABBA 可以用列真值表的方法證明：可以用列真值表的方法證明：77二、二、 邏輯函數(shù)的表示法邏輯函數(shù)的表示法1、真值表：將輸入、輸出的所有可能狀、真值表：將輸入、輸出的所有可能狀態(tài)一一對應(yīng)地列出。態(tài)一一對應(yīng)地列出。ABCF0100011000000010100010111101111178n個變量可以有個變量可以有2n個組

25、合，個組合，一般按二進(jìn)制的順序，輸出與一般按二進(jìn)制的順序，輸出與輸入狀態(tài)一一對應(yīng)，列出所有輸入狀態(tài)一一對應(yīng)，列出所有可能的狀態(tài)。可能的狀態(tài)。792、邏輯函數(shù)式、邏輯函數(shù)式把邏輯函數(shù)的輸入、輸出關(guān)系寫成把邏輯函數(shù)的輸入、輸出關(guān)系寫成與與、或或、非非等邏輯運算的組合式，即等邏輯運算的組合式，即邏輯代數(shù)邏輯代數(shù)式式，稱為，稱為邏輯函數(shù)式邏輯函數(shù)式，我們通常采用，我們通常采用“與與或或”的形式。的形式。比如：比如：ABCCBACBACBACBAF 若表達(dá)式中的乘積包含了所有變量的原若表達(dá)式中的乘積包含了所有變量的原變量或反變量，則這一項稱為變量或反變量，則這一項稱為最小項最小項，上，上式中每一項都是式

26、中每一項都是最小項最小項。若兩個最小項只有一個變量以原、反區(qū)別，若兩個最小項只有一個變量以原、反區(qū)別，稱它們稱它們邏輯相鄰邏輯相鄰。 80ABCCBACBACBACBAF 邏輯相鄰邏輯相鄰CBCBACBA 邏輯相鄰的項可以邏輯相鄰的項可以合并，消去一個因子合并，消去一個因子813、卡諾圖：、卡諾圖：將將n個輸入變量的全部最小項用小方塊個輸入變量的全部最小項用小方塊陣列圖表示，并且將邏輯相臨的最小項放陣列圖表示，并且將邏輯相臨的最小項放在相臨的幾何位置上，所得到的陣列圖就在相臨的幾何位置上，所得到的陣列圖就是是n變量的變量的卡諾圖卡諾圖?？ㄖZ圖的每一個方塊（最小項）代表卡諾圖的每一個方塊（最小項

27、）代表一種輸入組合，并且把對應(yīng)的輸入組合注一種輸入組合，并且把對應(yīng)的輸入組合注明在陣列圖的上方和左方。明在陣列圖的上方和左方。821001AB0101ABC00011110011101101兩變量卡諾圖兩變量卡諾圖三變量卡諾圖三變量卡諾圖83ABCD000111100001110110100 01110 011110四變量卡諾圖四變量卡諾圖單元編號單元編號0010，對，對應(yīng)于最小應(yīng)于最小項：項：DCBAABCD=0100時函時函數(shù)取值數(shù)取值函數(shù)取函數(shù)取0、1均可，均可，稱為稱為無所無所謂狀態(tài)謂狀態(tài)。只有只有一項一項不同不同84有時為了方便，用二進(jìn)制對應(yīng)的十進(jìn)制有時為了方便，用二進(jìn)制對應(yīng)的十進(jìn)制

28、表示單元編號。表示單元編號。ABC00011110010132457 76F( A , B , C )= ( 1 , 2 , 4 , 7 )1,2,4,7單單元取元取1，其，其它取它取085ABCD0001111000010132457 76121313151514891111101110864、邏輯圖：、邏輯圖：把相應(yīng)的邏輯關(guān)系用邏輯把相應(yīng)的邏輯關(guān)系用邏輯符號和連線表示出來。符號和連線表示出來。&AB&CD 1FF=AB+CD87 三、三、邏輯函數(shù)的化簡邏輯函數(shù)的化簡1、利用邏輯代數(shù)的基本公式：、利用邏輯代數(shù)的基本公式：例：例：ABAC)BC(A)BCB(AABCBA)CC(

29、ABCBAABCCABCBAF 反變量吸收反變量吸收提出提出AB=1提出提出A88例：例：CBBCBAABF )CBBC(BAAB ）（反演反演CB)AA(BC)CC(BAAB 配項配項CBBCAABCCBACBAAB 被吸收被吸收被吸收被吸收CB)BB(CAAB CBCAAB 89AB=ACB=C?A+B=A+CB=C?請注意與普通代數(shù)的區(qū)別！請注意與普通代數(shù)的區(qū)別！902、利用卡諾圖化簡：、利用卡諾圖化簡：ABC00011110010010001 11ABCBCABCBCAABC 91ABC00011110010010001 11AB?92ABC00011110010010001 11AB

30、BCF=AB+BC化簡過程：化簡過程：93利用卡諾圖化簡的規(guī)則：利用卡諾圖化簡的規(guī)則：（1）相臨單元的個數(shù)是）相臨單元的個數(shù)是2N個，并組成矩形個，并組成矩形時，可以合并。時，可以合并。ABCD0001 11 1000010000001 1001 11 10111 101110AD94ABCD0001 11 1000010000010 0011 10 00100 00111095（2）先找面積盡量大的組合進(jìn)行化簡，可以）先找面積盡量大的組合進(jìn)行化簡，可以減少每項的因子數(shù)。減少每項的因子數(shù)。（3）各最小項可以重復(fù)使用。）各最小項可以重復(fù)使用。（4）注意利用無所謂狀態(tài)，可以使結(jié)果大大）注意利用無所

31、謂狀態(tài)，可以使結(jié)果大大簡化。簡化。（5）所有的）所有的1都被圈過后，化簡結(jié)束。都被圈過后，化簡結(jié)束。（6）化簡后的邏輯式是各化簡項的邏輯和）化簡后的邏輯式是各化簡項的邏輯和(“與或與或”式）。式）。96例：化簡例：化簡 F(A,B,C,D)= (0,2,3,5,6,8,9,10,11, 12,13,14,15)ABCD0001 11 1000011011010 0111 11 11111 111110ADCCBDBDCBDCBDBCBDCAF 97例：化簡例：化簡ABCD0001 11 10000111111111100111111110ABDABDF 98例：已知真值表如圖，用卡諾圖化簡。例

32、：已知真值表如圖，用卡諾圖化簡。ABCF0000001001000110100111011111101狀態(tài)未給出，即是無所謂狀態(tài)。狀態(tài)未給出，即是無所謂狀態(tài)。99ABC0001111001000011 11化簡時可以將無所謂狀態(tài)當(dāng)作化簡時可以將無所謂狀態(tài)當(dāng)作1或或0，目的是得到最簡結(jié)果。目的是得到最簡結(jié)果。認(rèn)為是認(rèn)為是1AF=A1002.6 組合邏輯電路分析組合邏輯電路分析 1、由給定的邏輯圖寫出邏輯關(guān)系表達(dá)、由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。式。分析步驟：分析步驟：2、用邏輯代數(shù)或卡諾圖對邏輯代數(shù)進(jìn)、用邏輯代數(shù)或卡諾圖對邏輯代數(shù)進(jìn)行化簡。行化簡。3、列出輸入輸出狀態(tài)表并得出結(jié)論。、列出輸入輸

33、出狀態(tài)表并得出結(jié)論。電路電路 結(jié)構(gòu)結(jié)構(gòu)輸入輸出之間輸入輸出之間的邏輯關(guān)系的邏輯關(guān)系101例：分析下圖的邏輯功能。例：分析下圖的邏輯功能。 &ABFABABBA BABA BABAF BABABABA 102ABF001010100111真值表真值表相同為相同為“1”不同為不同為“0”同或門同或門=1BAF 103例：分析下圖的邏輯功能。例：分析下圖的邏輯功能。 &ABFBA ABA BBA BBAABAF BBAABA BBAABA ）（）（BABA 104ABF000011101110真值表真值表相同為相同為“0”不同為不同為“1”異或門異或門=1BAF 105例：分析下圖的

34、邏輯功能。例：分析下圖的邏輯功能。 &2&3&4AMB1F=101被封鎖被封鎖11106&2&3&4AMB1F=010被封鎖被封鎖1選通電路選通電路1072.7 組合邏輯電路設(shè)計組合邏輯電路設(shè)計任務(wù)任務(wù)要求要求最簡單的最簡單的邏輯電路邏輯電路1、指定實際問題的邏輯含義，列出真、指定實際問題的邏輯含義，列出真值表值表 (狀態(tài)表）。狀態(tài)表）。分析步驟：分析步驟：2、寫出邏輯式并用邏輯代數(shù)或卡諾圖、寫出邏輯式并用邏輯代數(shù)或卡諾圖對邏輯式進(jìn)行化簡。對邏輯式進(jìn)行化簡。3、畫出邏輯圖。、畫出邏輯圖。108例：設(shè)計三人表決電路（例：設(shè)計三人表決電路（A、B、C

35、）。每人）。每人一個按鍵，如果同意則按下，不同意則不按。一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。否則不亮。1、首先指明邏輯符號取首先指明邏輯符號取“0”、“1”的含義的含義。三個按鍵三個按鍵A、B、C按下時為按下時為“1”，不按時為，不按時為“0”。輸出是。輸出是F，多數(shù)贊成時是，多數(shù)贊成時是“1”，否則，否則是是“0”。2、根據(jù)題意列出邏輯狀態(tài)表根據(jù)題意列出邏輯狀態(tài)表。109ABCF00000010010001111000101111011111邏輯狀態(tài)表邏輯狀態(tài)表3、畫出卡諾圖：、畫出卡諾圖：110用卡諾

36、圖化簡用卡諾圖化簡ABC000111100100100111ABACBCCABCABF 1114、根據(jù)邏輯表達(dá)式畫出邏輯圖。根據(jù)邏輯表達(dá)式畫出邏輯圖。CABCABF & 1&AB BCF112CABCAB CABCAB &ABCFCABCABF 若用與非門實現(xiàn)若用與非門實現(xiàn)1132.8 幾種常用的組合邏輯組件幾種常用的組合邏輯組件 常用的組合部件的種類很多，如加法器、譯碼器、常用的組合部件的種類很多，如加法器、譯碼器、編碼器、數(shù)據(jù)選擇器、比較器、奇偶發(fā)生器及校驗器編碼器、數(shù)據(jù)選擇器、比較器、奇偶發(fā)生器及校驗器等。它們應(yīng)用很廣泛，都由中規(guī)模集成產(chǎn)品。等。它們應(yīng)用很廣泛，都

37、由中規(guī)模集成產(chǎn)品。一、加法器（它是計算機(jī)系統(tǒng)的基本部件之一）一、加法器（它是計算機(jī)系統(tǒng)的基本部件之一）1 1 0 11 0 0 1+舉例：舉例：A=1101, B=1001, 計算計算A+B011010011114加法運算的基本規(guī)則加法運算的基本規(guī)則：（1）逢二進(jìn)一。）逢二進(jìn)一。（2）最低位是兩個數(shù)最低位的疊加，不需）最低位是兩個數(shù)最低位的疊加，不需考慮進(jìn)位。考慮進(jìn)位。（3）其余各位都是三個數(shù)相加，包括加數(shù)、）其余各位都是三個數(shù)相加，包括加數(shù)、被加數(shù)和低位來的進(jìn)位。被加數(shù)和低位來的進(jìn)位。（4）任何位相加都產(chǎn)生兩個結(jié)果：本位和、）任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進(jìn)位。向高位的進(jìn)位。11

38、5（1）半加器：）半加器： 半加運算不考慮從低位來的進(jìn)位半加運算不考慮從低位來的進(jìn)位A-加數(shù)；加數(shù)；B-被加數(shù)；被加數(shù)；S-本位和；本位和；C-進(jìn)位。進(jìn)位。ABCS0000010110011110真值表真值表116ABCS0000010110011110真值表真值表BABABAS ABC 117=1&ABSC邏輯圖邏輯圖半加器半加器ABCS邏輯符號邏輯符號118（2）全加器：）全加器： 多位數(shù)相加時，半加器可用于最低為多位數(shù)相加時，半加器可用于最低為求和，并給出進(jìn)位數(shù)。第二位的相加還求和，并給出進(jìn)位數(shù)。第二位的相加還要考慮前面低位的進(jìn)位數(shù)要考慮前面低位的進(jìn)位數(shù)。an-加數(shù)；加數(shù)；bn-

39、被加數(shù)；被加數(shù)；cn-1-低位的進(jìn)低位的進(jìn)位；位；sn-本位和；本位和；cn-進(jìn)位。進(jìn)位。邏輯狀態(tài)表見下頁邏輯狀態(tài)表見下頁119anbncn-1sncn00000001100101001101100101010111001111111nnnnnnc )baba(c )baba(snnN-1nn nn1nnnnnbac )baba(cn 1201nnnnnnc )baba(c )baba(snnN-1nn nn1nnnnnbac )baba(cn nnbabasnn nnba nnbabasnn 1nnc scss1n nn1nnbascc 半加和：半加和：所以：所以：121 全加器的和是半加器

40、全加器的和是半加器S與前級進(jìn)位與前級進(jìn)位Cn-1的異或邏輯，因此可用兩個半加器組成的異或邏輯，因此可用兩個半加器組成一個全加器。一個全加器。 用半加器用半加器1先得出半加和先得出半加和S，再將，再將S與低與低位進(jìn)位位進(jìn)位Cn-1輸入半加器輸入半加器2，半加器，半加器2的本的本位和輸出即為全加和位和輸出即為全加和Sn。 另外把兩個半加器的進(jìn)位輸出用一個另外把兩個半加器的進(jìn)位輸出用一個或門進(jìn)行或運算，即得到全加進(jìn)位信號或門進(jìn)行或運算，即得到全加進(jìn)位信號Cn。122半加器半加器半加器半加器 1anbncnsncnanbncn-1sncn全加器全加器邏輯圖邏輯圖邏輯符號邏輯符號123 全加器全加器SN

41、74LS183的管腳圖的管腳圖114SN74LS831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND124應(yīng)用舉例：用一片應(yīng)用舉例：用一片SN74LS183構(gòu)成兩位串行構(gòu)成兩位串行進(jìn)位全加器。進(jìn)位全加器。bncn-1sncn全加器全加器anbncn-1sncn全加器全加器anA2A1B2B1D2D1C串行進(jìn)位串行進(jìn)位125其它組件：其它組件：SN74H83-四位串行進(jìn)位全加器。四位串行進(jìn)位全加器。SN74283-四位超前進(jìn)位全加器。四位超前進(jìn)位全加器。126二、二、 編碼器編碼器所謂所謂編碼編碼就是賦予選定的一系列二進(jìn)制代就是賦予選定的一系列二進(jìn)制代碼以固定的含

42、義。碼以固定的含義。n個二進(jìn)制代碼（個二進(jìn)制代碼（n位二進(jìn)制數(shù)）有位二進(jìn)制數(shù)）有2n種不種不同的組合，可以表示同的組合，可以表示2n個信號。個信號。（1）二進(jìn)制編碼器）二進(jìn)制編碼器將一系列信號狀態(tài)編制成二進(jìn)制代碼。將一系列信號狀態(tài)編制成二進(jìn)制代碼。127例：用與非門組成例：用與非門組成三位二進(jìn)制編碼器三位二進(jìn)制編碼器-八線八線-三線編碼器三線編碼器設(shè)八個輸入端為設(shè)八個輸入端為I1 I8，八種狀態(tài)，與之對，八種狀態(tài)，與之對應(yīng)的輸出設(shè)為應(yīng)的輸出設(shè)為F1、F2、F3，共三位二進(jìn)制數(shù)。，共三位二進(jìn)制數(shù)。設(shè)計編碼器的過程與設(shè)計一般的組合邏輯設(shè)計編碼器的過程與設(shè)計一般的組合邏輯電路相同，首先要列出狀態(tài)表，

43、然后寫出邏電路相同，首先要列出狀態(tài)表，然后寫出邏輯表達(dá)式并進(jìn)行化簡，最后畫出邏輯圖輯表達(dá)式并進(jìn)行化簡，最后畫出邏輯圖。128I1I2I3I4I5I6I7I8F3F2F10111111100010111111001110111110101110111101111110111100111110111011111110111011111110111真值表真值表 86421IIIIF 8642IIII 87432IIIIF 87653IIIIF 129I1I2I3I4I5I6I7I8&F3F2F18-3譯碼器邏輯圖譯碼器邏輯圖130（2）二）二-十進(jìn)制編碼器十進(jìn)制編碼器將十個狀態(tài)（對應(yīng)于十進(jìn)制

44、的十個代碼）將十個狀態(tài)（對應(yīng)于十進(jìn)制的十個代碼）編制成編制成BCD碼（二碼（二-十進(jìn)制碼）。輸入是十進(jìn)制碼）。輸入是09十個數(shù)字，輸出的是對應(yīng)的二進(jìn)制代碼。十個數(shù)字，輸出的是對應(yīng)的二進(jìn)制代碼。十個輸入十個輸入需要幾位輸出？需要幾位輸出？四位四位輸入：輸入：I0 I9輸出：輸出：F4 F1 這種編碼器通常稱為這種編碼器通常稱為10/4線編碼器。線編碼器。 列出狀態(tài)表如下：列出狀態(tài)表如下：131輸入F3F2F1F0I00000I10001I20010I30011I40100I50101I60110I70111I81000I91001狀態(tài)表狀態(tài)表1320 輸入F3F2F1F0I00000I10001

45、I20010I30011I40100I50101I60110I70111I81000I91001邏輯圖略邏輯圖略98983IIIIF765476542IIIIIIIIF763276321IIIIIIIIF97531975310IIIIIIIIIIF133（3 3）優(yōu)先編碼器）優(yōu)先編碼器 若多個輸入端同時有信號的情況如何處若多個輸入端同時有信號的情況如何處理呢？（比如：計算機(jī)系統(tǒng)的中斷請求）理呢？（比如：計算機(jī)系統(tǒng)的中斷請求） 要求主機(jī)能自動識別這些請求信號的優(yōu)要求主機(jī)能自動識別這些請求信號的優(yōu)先級別，按次序進(jìn)行編碼。即優(yōu)先編碼器。先級別，按次序進(jìn)行編碼。即優(yōu)先編碼器。 例如：例如：10/410

46、/4線優(yōu)先編碼器的編碼過程線優(yōu)先編碼器的編碼過程：輸入信號（輸入信號（I1-I9)I1-I9)的優(yōu)先次序為：的優(yōu)先次序為：I9-I1I9-I1。134三、譯碼器三、譯碼器譯碼是編碼的逆過程，即將某二進(jìn)制翻譯碼是編碼的逆過程，即將某二進(jìn)制翻譯成電路的某種狀態(tài)。譯成電路的某種狀態(tài)。（1）二進(jìn)制譯碼器）二進(jìn)制譯碼器將將n種輸入的組合譯成種輸入的組合譯成2n種電路狀態(tài)。種電路狀態(tài)。也叫也叫n-2n線譯碼器。線譯碼器。譯碼器的輸入：譯碼器的輸入：一組二進(jìn)制代碼一組二進(jìn)制代碼譯碼器的輸出：譯碼器的輸出：一組高低電平信號一組高低電平信號135例如：例如： 3/83/8譯碼器譯碼過程譯碼器譯碼過程 ：輸入為一組三位：輸入為一組三位二進(jìn)制，譯成對應(yīng)的八個輸出信號。二進(jìn)制，譯成對應(yīng)的八個輸出信號。a.a.列出譯碼器的狀態(tài)表列出譯碼器的狀態(tài)表 設(shè)設(shè)ABCABC每個輸出代表一種組合。每個輸出代表一種組合。b.b.由狀態(tài)表