孔江旭微電子封裝(1)

1、納米量級(jí)貴邏輯器件中倒裝芯片的封裝納米量級(jí)硅邏輯器件中倒裝芯片的封裝導(dǎo)語(yǔ):多年來(lái)，半導(dǎo)體晶體管一直走在發(fā)展的道路上。在半導(dǎo)體技術(shù)日趨成熟的今天，晶體管的尺寸已經(jīng)能夠達(dá)到100nm以下的納米級(jí)別。 姓名：班級(jí)：院校：目錄一.前言3二.內(nèi)容摘要42.1中文摘要：42.2英文摘要：52.3關(guān)鍵字：5三.臺(tái)式個(gè)人電腦微處理器芯片封裝的發(fā)展和展望73.1臺(tái)式個(gè)人電腦微處理器芯片封裝的發(fā)展73.2臺(tái)式個(gè)人電腦微處理器芯片封裝的展望7四.倒裝芯片的封裝84.1電子系統(tǒng)封裝簡(jiǎn)述84.2管芯封裝互連84.3封裝內(nèi)部互連10五.封裝·母版互連11一. 前言早期的半導(dǎo)體產(chǎn)業(yè)中，微電子封裝主要是為集成電路提

2、供機(jī)械支撐和環(huán)境保護(hù)作用，這樣的話，集成電路器件就能連接到相對(duì)大的電子系統(tǒng)主板上了。其實(shí)在過(guò)去的幾十年里，微電子封裝的功能就已經(jīng)擴(kuò)展至邏輯器件的電性能管理和熱性能管理中了，并且它還能讓電子系統(tǒng)小型化。當(dāng)然，任何的改革都不是萬(wàn)事順利的，其中抑制封裝的成本和滿足環(huán)境規(guī)定等就成了關(guān)鍵的約束條件。在過(guò)去幾年里面電子封裝技術(shù)進(jìn)步越來(lái)越快，為了能夠有效的描述微電子封裝技術(shù)的可發(fā)展性和在未來(lái)會(huì)遇到的困難與挑戰(zhàn)，我們首先以電腦和服務(wù)器中的計(jì)算系統(tǒng)中的集成電路為例，闡述一下這些高性能微處理器的發(fā)展史，然后再對(duì)倒裝芯片封裝技術(shù)進(jìn)行詳細(xì)說(shuō)明。二. 內(nèi)容摘要2.1 中文摘要：來(lái)，半導(dǎo)體晶體管一直走在發(fā)展的道路上。在半

3、導(dǎo)體技術(shù)日趨成熟的今天，晶體管的尺寸已經(jīng)能夠達(dá)到100nm以下的納米級(jí)別。第一種90nm晶體管的邏輯器件產(chǎn)品在 03年出現(xiàn)并且大量生產(chǎn)，緊接著四年后就推出了尺寸為45nm的邏輯器材產(chǎn)品，這個(gè)產(chǎn)品中的晶體管更是采用了革命性的高介常數(shù)金屬柵極技術(shù)。這些器件能夠顯著的降低高性能邏輯產(chǎn)品的功耗，并且他們又能在快速增長(zhǎng)的微移動(dòng)市場(chǎng)中創(chuàng)造出新的應(yīng)用，所以這些器件也對(duì)封裝提出了更高的要求。 早期的半導(dǎo)體產(chǎn)業(yè)中，微電子封裝主要是為集成電路提供機(jī)械支撐和環(huán)境保護(hù)作用，這樣的話，集成電路器件就能連接到相對(duì)大的電子系統(tǒng)主板上了。其實(shí)在過(guò)去的幾十年里，微電子封裝的功能就已經(jīng)擴(kuò)展至邏輯器件的電性能管理和熱性能管理中了，

4、并且它還能讓電子系統(tǒng)小型化。當(dāng)然，任何的改革都不是萬(wàn)事順利的，其中抑制封裝的成本和滿足環(huán)境規(guī)定等就成了關(guān)鍵的約束條件。在過(guò)去幾年里面電子封裝技術(shù)進(jìn)步越來(lái)越快，為了能夠有效的描述微電子封裝技術(shù)的可發(fā)展性和在未來(lái)會(huì)遇到的困難與挑戰(zhàn)，我們首先以電腦和服務(wù)器中的計(jì)算系統(tǒng)中的集成電路為例，闡述一下這些高性能微處理器的發(fā)展史，然后再對(duì)倒裝芯片封裝技術(shù)進(jìn)行詳細(xì)說(shuō)明。2.2 英文摘要：Over the years, semiconductor transistor walked on the way of development. In today's semiconductor technology

5、 matures, the size of the transistor has been able to reach below 100 nm nano level. The first 90 nm transistor logic devices products in 03 years appeared and mass production, followed by the four years after the launch of the size to 45 nm logic equipment products, the product of the transistor is

6、 the revolutionary Gao Jie constant metal grid technology. These devices can significantly reduce the power consumption of the high-performance logic product, and then they can during the rapid growth of the mobile in the market to create a new application, so these devices also puts forward higher

7、requirements on packaging.Early in the semiconductor industry, microelectronics packaging mainly provide mechanical support for integrated circuit and environmental protection, in this case, the integrated circuit device can connect to the relatively large electronic systems on the main board. In fa

8、ct, in the past few decades, the function of the microelectronics packaging has been extended to the logical device in the electrical and thermal performance management, and it can also make the electronic system miniaturization. Any reform is not, of course, everything goes well, including inhibiti

9、on of the cost of packaging and to meet environmental regulations is the key constraints. In the past few years electronic packaging technology progress faster and faster, in order to be able to effectively describe the microelectronics packaging technology development and in the future will encount

10、er difficulties and challenges, we first to calculate integrated circuit of the system of computers and servers, for example, describe the development of high performance microprocessor, then flip chip packages is analyzed in detail.2.3 關(guān)鍵字：半導(dǎo)體晶體管 納米 高介常數(shù)金屬柵極技術(shù) 集成電路器件 高性能微處理器參考文獻(xiàn)：倒裝芯片封裝技術(shù)概論 組裝芯片概論芯片

11、封裝基礎(chǔ)三. 臺(tái)式個(gè)人電腦微處理器芯片封裝的發(fā)展和展望3.1 臺(tái)式個(gè)人電腦微處理器芯片封裝的發(fā)展在20世紀(jì)80年代初，80800處理芯片就采用了陶瓷雙列直插式封裝技術(shù)，而在這種技術(shù)中，金屬絲焊把硅芯片連接到陶瓷封裝外殼的引腳上。而陶瓷的封裝面積是只有800mm,它只有40個(gè)引腳，布置在它的兩個(gè)長(zhǎng)邊上。因?yàn)?088處理器的運(yùn)用頻率只有5MHz，并且功率僅僅只有13W，所以僅用不到10%的引腳便足夠向芯片供電了。剩下的引腳則是用于微處理信號(hào)的輸入和輸出。這種封裝最重要的功能是提供空間變換和環(huán)境保護(hù)。 到20世紀(jì)90年代初，高性能奔騰處理采用了陶瓷引腳網(wǎng)格陣列封裝，封裝含有387根引腳，一大塊銅鎢合

12、金散熱片和兩塊芯片，這兩塊芯片分別是CUP芯片和一個(gè)獨(dú)立的靜態(tài)隨機(jī)存儲(chǔ)器芯片。這種封裝中，超過(guò)40%的引腳用于芯片提供功率，顯然封裝的功率提供能力越來(lái)越重要。到20世紀(jì)90年代中期，陶瓷封裝的成本和導(dǎo)體電阻促進(jìn)了封裝技術(shù)的重大改變。臺(tái)式個(gè)人電腦的CUP封裝改用塑料引腳網(wǎng)格陣列封裝技術(shù)，這種封裝不同于陶瓷引腳網(wǎng)格陣列封裝。后者是把鎢導(dǎo)體封裝在陶瓷基板上，而它是把銅導(dǎo)體封裝在有機(jī)基板上。長(zhǎng)導(dǎo)線的自感和與長(zhǎng)的片上互連的電阻降低了這種封裝的功率傳遞能力。另外，在裸片邊緣放置電源焊盤和信號(hào)焊盤限制了芯片的尺寸縮小能力。在20世紀(jì)90年代末期，這些限制促進(jìn)了其他一些重大技術(shù)的發(fā)展。至1999年，先進(jìn)處理器

13、，如奔騰，已經(jīng)轉(zhuǎn)向采用有機(jī)倒裝芯片球柵陣列的封裝技術(shù)，不久后又采用了倒裝芯片引腳柵格陣列封裝技術(shù)。由于在含有焊盤柵格陣列的產(chǎn)品中存在易碎的封裝引腳，2004年人們引入了倒裝芯片焊盤柵格陣列封裝技術(shù)，以便消除這些易碎封裝引腳。3.2 臺(tái)式個(gè)人電腦微處理器芯片封裝的展望互連的改變，功耗的功率密度不均勻性的增加，已經(jīng)促使功率傳遞和熱管理技術(shù)顯著進(jìn)步。自然而然，超移動(dòng)系統(tǒng)需要小型化的器件，這些系統(tǒng)中的關(guān)鍵器件，比如邏輯器件，存儲(chǔ)器和無(wú)限器件，已經(jīng)向小型化方向發(fā)展，以便在封裝中提供更多的計(jì)算，通信和存儲(chǔ)容量。在整個(gè)發(fā)展過(guò)程中，封裝水平尺寸一直在縮小。另外，人們已經(jīng)在3D封裝方面取得了很大的進(jìn)展，通過(guò)利用

14、封裝的垂直空間能有效的提高集成電路的容量密度。材料技術(shù)在封裝技術(shù)中扮演了很重要的角色。對(duì)封裝的性能要求，如熱管理能力，功率傳遞能力，信號(hào)完整性，結(jié)構(gòu)的完整性。環(huán)境和制造上的考慮，推動(dòng)了材料技術(shù)的發(fā)展。材料技術(shù)的進(jìn)步也受到了環(huán)境規(guī)章的影響。近幾年，通過(guò)對(duì)有害材料的限制，人們已經(jīng)對(duì)電子封裝進(jìn)行了改進(jìn)設(shè)計(jì)，使之變得環(huán)保。這種新型環(huán)保封裝的重要特征是它使用了無(wú)鉛的封裝材料和無(wú)鹵族元素的基板技術(shù)，淘汰了溴化阻燃劑。通過(guò)不再在高性能微處理器封裝3,7中使用鉛，電子封裝行業(yè)正在積極的回應(yīng)各項(xiàng)環(huán)保規(guī)章，并制定策略以便貫徹?zé)o鹵封裝。四. 倒裝芯片的封裝4.1 電子系統(tǒng)封裝簡(jiǎn)述電子系統(tǒng)封裝的一個(gè)主要功能是提供經(jīng)濟(jì)

15、的空間轉(zhuǎn)換。封裝把集成芯片上的高密度引腳轉(zhuǎn)換至較大的封裝體上低密度引腳。封裝上的引腳的密度越低，所允許系統(tǒng)主板的特征尺寸越大，就更能控制成本。這樣一來(lái)，封裝成為了集成芯片與其他器件互連的一部分。與封裝有關(guān)的不同互連區(qū)域有三個(gè)。一部分互連可以實(shí)現(xiàn)從管芯級(jí)到封裝級(jí)的轉(zhuǎn)移，這部分互連稱作第一層級(jí)互連。另一部分互連可以實(shí)現(xiàn)從封裝層到母板等下一層的轉(zhuǎn)移，這部分互連被稱為第二層級(jí)互連?；陔妼W(xué)和制造的考慮，封裝路由可能把一組FLI端點(diǎn)和一組2LI端點(diǎn)結(jié)合在一起，所以，2LI的端點(diǎn)數(shù)不需要與FLI端點(diǎn)數(shù)目一致，封裝內(nèi)部的創(chuàng)造空間變換的互聯(lián)稱為路由。歷史證明，每一代成功的產(chǎn)品中，對(duì)FLI和2LI接觸端點(diǎn)數(shù)目的

16、需求都在增加，這是因?yàn)樾酒屑闪烁嗟墓δ?，芯片之間的數(shù)據(jù)帶寬更高，要求芯片的電源電壓的變化更小?；ミB數(shù)量的不斷增加導(dǎo)致整個(gè)封裝領(lǐng)域中特征尺寸持續(xù)縮小。伴隨著半導(dǎo)體工藝技術(shù)的不斷進(jìn)步，這種趨勢(shì)也有更大的發(fā)展空間。4.2 管芯封裝互連倒裝芯片封裝的管芯封裝互連通常可稱作為可控塌陷芯片連接或C4的工藝制造。在最初的C4工藝中，管芯上的焊料凸點(diǎn)成列地布置在陶瓷封裝中同位金屬焊盤的頂部，然后通過(guò)回流焊形成高度受控的接點(diǎn)。這種芯片連接工藝的一個(gè)變體被廣泛地運(yùn)用于有機(jī)封裝中，且能把管芯上的非熔化凸點(diǎn)連接到封裝基板上可回流的焊料凸點(diǎn)上。最初，有機(jī)封裝的管芯凸點(diǎn)用的是高熔點(diǎn)的鉛錫焊，熔點(diǎn)為183。出于環(huán)保的

17、考慮，人們開始采用無(wú)鉛材料，如在管芯上使用銅凸點(diǎn)和在基板上使用錫銀銅焊料。無(wú)論是哪一代，先進(jìn)的微處理器都要依靠晶體管縮小來(lái)提高自身的性能。伴隨晶體管縮小而來(lái)的是管芯后端上互連的縮小，互連的縮小使互連傳播延遲成為時(shí)鐘周期的重要部分，從而影響了芯片性能。20世紀(jì)90年代，管芯后端上互連的材料從鋁變成銅，這減小了互連的電阻，從而邁出了減小互連傳播延遲的第一步。今天，互連延遲又進(jìn)一步減小了。使用低K值的介電材料能降低介電層的電容，從而能降低互連傳播延遲。低k值的ILD材料通常是通過(guò)增加孔隙度來(lái)制造的，其結(jié)果之一是ILD材料變得更加易碎。隨著孔隙度的增加，這些薄層的彈性模量和斷裂韌度急速下降。管芯裝配到

18、封裝中后，因?yàn)镮LD材料的粘著性和內(nèi)聚強(qiáng)度低，倒裝芯片凸點(diǎn)下面的ILD會(huì)出現(xiàn)裂紋。這種失效的根本原因主要有兩方面：管芯熱膨脹系數(shù)和封裝基板熱膨脹系數(shù)的不匹配會(huì)導(dǎo)致在ILD上產(chǎn)生應(yīng)力。相對(duì)于陶瓷封裝，有機(jī)封裝中熱膨脹系數(shù)不匹配要嚴(yán)重許多。管芯到外殼的互連，即導(dǎo)致芯片焊點(diǎn)，把熱膨脹系數(shù)不匹配導(dǎo)致的應(yīng)力直接傳遞給ILD。減小封裝應(yīng)力的一種方法是提高FLI焊料的柔性，以便來(lái)通過(guò)焊料變形吸收更多的應(yīng)力，從而保護(hù)了低k值的介電層。另一種方法是使用幾何柔性互連來(lái)減小ILD層的應(yīng)力。對(duì)這種互連而言，互連接點(diǎn)的機(jī)械柔性是通過(guò)接點(diǎn)結(jié)構(gòu)設(shè)計(jì)來(lái)實(shí)現(xiàn)的。這種互連結(jié)構(gòu)可以由標(biāo)準(zhǔn)光刻法和電鍍技術(shù)來(lái)制造，因此具有良好的可制造

19、性，而且它可以按比例減小為超高密度互連。這種技術(shù)所面臨的挑戰(zhàn)是如何在電氣性能與柔性之間取得平衡，以及如何降低互連接點(diǎn)的幾何結(jié)構(gòu)所帶來(lái)的疲勞風(fēng)險(xiǎn)。封裝的一個(gè)主要挑戰(zhàn)是開發(fā)封裝技術(shù)和裝配工藝。這些封裝技術(shù)和裝配工藝要能把片上互連中產(chǎn)生的應(yīng)力最小化。為成功實(shí)現(xiàn)低k值的ILD,要解決在材料、設(shè)計(jì)和工藝開發(fā)的集成過(guò)程中面臨的困難。封裝材料被要求要有良好的綜合性能，即可靠的機(jī)械性能、可控的力學(xué)系數(shù)、高剛性和低吸濕性的良好結(jié)合。在復(fù)合材料中添加一些納米顆粒，能顯著提高復(fù)合材料的部分性能參數(shù)。而這些性能提高可以在只對(duì)材料的制造方面有極小的影響的情況下實(shí)現(xiàn)。這里主要的困難是開發(fā)和集成這些材料并且同時(shí)要達(dá)到性能要

20、求，這需要大量的研究。設(shè)計(jì)和改變納米顆粒與基體的界面，把納米顆粒按期望分布在聚合物基體上并探索出納米的復(fù)合材料的混合規(guī)律可以使這些復(fù)合材料性能更優(yōu)良。因?yàn)榧{米顆粒與基體的界面基本控制了納米復(fù)合材料的性能，所以需要新型和適當(dāng)?shù)幕瘜W(xué)處理來(lái)優(yōu)化納米顆粒與基體的界面，以此來(lái)最終實(shí)現(xiàn)具有特定材料的性能組合的復(fù)合材料。最后，僅少數(shù)幾個(gè)納米復(fù)合材料系統(tǒng)存在經(jīng)驗(yàn)混合規(guī)律，但是需要探索出適用于所有的納米復(fù)合材料的全局性、預(yù)測(cè)性的混合規(guī)律指導(dǎo)。4.3 封裝內(nèi)部互連為了把信號(hào)從FLI端點(diǎn)引到2LI端點(diǎn)通常需要提高布線密度來(lái)使信號(hào)線避開芯片附近的擁擠區(qū)域。首先我們簡(jiǎn)單地描述一下有機(jī)倒裝芯片封裝基板的結(jié)構(gòu)?；逋ǔ：?/p>

21、多層材料，中心層是板芯層，板芯層的作用是為封裝提供剛性結(jié)構(gòu)支撐。版芯層由玻璃纖維強(qiáng)化聚合物層和銅導(dǎo)電層組成。聚合物層上有機(jī)械鉆電鍍通孔（PTH）。導(dǎo)電銅層則通過(guò)減成法光刻工藝制造，該減成法光刻工藝類似印制電路板技術(shù)中廣泛應(yīng)用的光刻工藝。板芯層的典型厚度大約800m，電鍍通孔的直徑大約為250m。在板芯層的兩側(cè)依次對(duì)稱地設(shè)有表面積層。制備表面積層時(shí)，通常先添加一層厚約30m的絕緣薄層，并用激光或其他辦法在絕緣薄層上生成微通孔，微通孔的直徑通常小于100m。隨后，在絕緣薄層上形成大約15m厚的銅線路，以構(gòu)成互連層，并經(jīng)過(guò)通孔連接到下面的導(dǎo)電銅層。目前，生成表面積層導(dǎo)體的主導(dǎo)工藝是半添加法。與傳統(tǒng)的

22、減法工藝相比，半添加法能在封裝中形成更細(xì)的線寬和間距。表面積層對(duì)地依次疊加在板芯層兩側(cè)，直到達(dá)到所要求的層數(shù)。然后，在最外面施加一層阻焊劑保護(hù)層。接下來(lái)是完成鍍金處理，如在基板前段C4焊盤和基板后端的2LI焊盤上施加一層無(wú)電沉鎳金層或鎳金層。最后，在C4焊盤上生成焊料凸點(diǎn)，這就形成了倒裝芯片焊盤柵格陣列封裝的有機(jī)基板。如果在芯片裝配之前，把針腳焊接在2LI焊盤上，就構(gòu)成倒裝芯片引腳柵格陣列封裝的基板。如果在芯片裝配之后，把焊料球施加在2LI焊盤上，就構(gòu)成了倒裝芯片球柵陣列封裝的基板。通常，與布線線寬和間距相比，C4焊盤的尺寸相對(duì)較大。采用較大的C4焊盤直徑，原因是多方面的。采用較大的C4焊盤能

23、增加C4接點(diǎn)大小，這反過(guò)來(lái)提高了C4接點(diǎn)對(duì)裂紋的抵抗能力。C4焊盤較大也能降低通過(guò)C4接點(diǎn)的電流密度，并通過(guò)降低電遷移而提高了C4接點(diǎn)的容許載流能力。C4焊盤較大能增加焊料的體積。在C4接點(diǎn)的形成過(guò)程中，焊料體積增加能提高C4接點(diǎn)的垂直高度，并有助于提高C4接點(diǎn)裝配工藝的產(chǎn)量。凸點(diǎn)間距的縮減一直促進(jìn)著人們開發(fā)出更細(xì)的布線線寬和間距且這種趨勢(shì)有望繼續(xù)下去?；迳系奶卣髯兊酶?xì)，給基板的封裝帶來(lái)了許多挑戰(zhàn)。這些挑戰(zhàn)包括：在光刻工藝中保持抗蝕劑層和導(dǎo)體材料層之間的可靠粘附，保持一個(gè)清潔的工藝環(huán)境以最小化異物入侵導(dǎo)致的產(chǎn)量和可靠性問(wèn)題。從另一個(gè)角度看，通過(guò)大膽地減小微通孔和C4焊盤的尺寸，能降低對(duì)細(xì)布

24、線線寬和間距的要求。這就要求基板技術(shù)、裝配材料和工藝技術(shù)的革新，以此來(lái)生產(chǎn)具備機(jī)械魯棒性的通孔和高載流容量的C4接點(diǎn)。在一定程度上，新的設(shè)計(jì)技術(shù)也能降低對(duì)線寬和間距的要求。一個(gè)實(shí)例是，按高密度布線的要求優(yōu)化凸點(diǎn)的布置，而不是凸點(diǎn)布置在固定的網(wǎng)格上。另一個(gè)方法是減少焊盤間線路的數(shù)量。這種方法可能需要額外的封裝層，并因此需要更高的成本，以便來(lái)實(shí)現(xiàn)迂回路由線。但是這也降低了對(duì)布線線寬和間距縮小的要求。另一要注意的特性是電鍍通孔的尺寸。在直徑為4000m的焊盤上，電鍍通孔的典型直徑是250m。由于路由線（目前，路由線的線寬約為15m）和電鍍通孔之間尺寸的顯著差異會(huì)引起阻抗變化，因此電鍍通孔的尺寸較大就會(huì)阻礙信號(hào)的高速傳遞。另外，這些電鍍通孔可能會(huì)限制封裝內(nèi)部互連的持續(xù)縮小。在將來(lái)可能需要減小電鍍通孔尺寸或消除電鍍通孔來(lái)支持路由線的持續(xù)縮小和信號(hào)的高速傳送。五. 封裝·母版互連倒裝芯片