主板各種信號說明(非常有用)

1、主板上各種信號說明一、CPU接口信號說明1. A31:3#            I/O            Address(地址總線) n       這組地址信號定義了CPU的最大內存尋址空間為4GB.在地址周期的第一個子周期中,這些Pin傳輸?shù)氖墙灰椎牡刂?在地址周期的第二個子周期中,這些Pin傳輸?shù)氖沁@個交易的信息類型.2. A20M#      

2、       I               Adress-20 Mask(地址位20屏蔽)       n 此信號由ICH(南橋)輸出至CPU的信號.它是讓CPU在Real Mode(真實模式)時仿真8086只有1M Byte(1兆字節(jié))地址空間,當超過1 Mbyte位空間時A20M#為Low,A20被驅動為0而使地址自動折返到第一個1Mbyte地址空間上.3. ADS#     &#

3、160;        I/O             Address Strobe(地址選通)       n 當這個信號被宣稱時說明在地址信號上的數(shù)據(jù)是有效的.在一個新的交易中,所有Bus上的信號都在監(jiān)控ADS#是否有效,一但ADS#有效,它們將會作一些相應的動作,如:奇偶檢查、協(xié)義檢查、地址譯碼等操作.4. ADSTB1:0#       I/O   

4、          Address Strobes       n 這兩個信號主要用于鎖定A31:3#和REQ4:0#在它們的上升沿和下降沿.相應的ADSTB0#負責REQ4:0#和A16:3#,ADSTB1#負責A31:17#.5. AP1:0#            I/O            Address Parity(地址奇偶

5、校驗)       n 這兩個信號主要用對地址總線的數(shù)據(jù)進行奇偶校驗.6. BCLK1:0           I              Bus Clock(總線時鐘)        這兩個Clock主要用于供應在Host Bus上進行交易所需的Clock.n7. BNR#       

6、;        I/O             Block Next Request(下一塊請求)       n 這個信號主要用于宣稱一個總線的延遲通過任一個總線代理,在這個期間,當前總線的擁有者不能做任何一個新的交易.8. BPRI#               I      

7、60;        Bus Priority Request(總線優(yōu)先權請求)       n 這個信號主要用于對系統(tǒng)總線使用權的仲裁,它必須被連接到系統(tǒng)總線的適當Pin .當BPRI#有效時,所有其它的設備都要停止發(fā)出新的請求,除非這個請求正在被鎖定.總線所有者要始終保持BPRI#為有效,直到所有的請求都完成才釋放總線的控制權.9. BSEL1:0           I/O     

8、0; Bus Select(總線選擇)       n 這兩組信號主要用于選擇CPU所需的頻率,下表定義了所選的頻率:10.   D63:0#             I/O          Data(數(shù)據(jù)總線)       n 這些信號線是數(shù)據(jù)總線主要負責傳輸數(shù)據(jù).它們提供了CPU與NB(北橋)之間64 Bit的通道.只有當DRDY#為Low時,總在線的

9、數(shù)據(jù)才為有效,否則視為無效數(shù)據(jù).11.   DBI3:0#            I/O          Data Bus Inversion(數(shù)據(jù)總線倒置)       n 這些信號主要用于指示數(shù)據(jù)總線的極性,當數(shù)據(jù)總在線的數(shù)據(jù)反向時,這些信號應為Low.這四個信號每個各負責16個數(shù)據(jù)總線,見下表:12.   DBSY#      &

10、#160;         I/O          Data Bus Busy(數(shù)據(jù)總線忙)       n 當總線擁有者在使用總線時,會驅動DBSY#為Low表示總線在忙.當DBSY#為High時,數(shù)據(jù)總線被釋放.13.   DP3:0#              I/O      &

11、#160;   Data Parity(數(shù)據(jù)奇偶校驗)       n 這四個信號主要用于對數(shù)據(jù)總在線的數(shù)據(jù)進行奇偶校驗.14.   DRDY#                I/O          Data Ready(數(shù)據(jù)準備)       n 當DRDY#為Low時,指示當前數(shù)據(jù)總在線的數(shù)據(jù)是有效的,若為High時,則總

12、在線的數(shù)據(jù)為無效.15.   DSTBN3:0#             I/O        Data Strobe        Data strobe used to latch in D63:0#n :16.   DSTBP3:0#             I/O   &

13、#160;     Data Strobe        Data strobe used to latch inn D63:0# :17.   FERR#               O          Floating Point Error(浮點錯誤)       n 這個信號為一CPU輸出至ICH(

14、南橋)的信號.當CPU內部浮點運算器發(fā)生一個不可遮蔽的浮點運算錯誤時,FERR#被CPU驅動為Low.18.   GTLREF             I           GTL Reference(GTL參考電壓)        這個信號用于設定GTLn Bus的參考電壓,這個信號一般被設為Vcc電壓的三分之二.19.   IGNNE#  &

15、#160;           I           Ignore Numeric Error(忽略數(shù)值錯誤)       n 這個信號為一ICH輸出至CPU的信號.當CPU出現(xiàn)浮點運算錯誤時需要此信號響應CPU.IGNNE#為Low時,CPU會忽略任何已發(fā)生但尚未處理的不可遮蔽的浮點運算錯誤.但若IGNNE#為High時,又有錯誤存在時,若下一個浮點指令是FINIT、FCLEX、FSAVE等浮

16、點指令中之一時,CPU會繼續(xù)執(zhí)行這個浮點指令但若指令不是上述指令時CPU會停止執(zhí)行而等待外部中斷來處理這個錯誤.20.   INIT#               I              Initialization(初始化)       n 這個信號為一由ICH輸出至CPU的信號,與Reset功能上非常類似,但與Reset不同的是

17、CPU內部L1 Cache和浮點運算操作狀態(tài)并沒被無效化.但TLB(地址轉換參考緩存器)與BTB(分歧地址緩存器)內數(shù)據(jù)則被無效化了.INIT#另一點與Reset不同的是CPU必須等到在指令與指令之間的空檔才會被確認,而使CPU進入啟始狀態(tài).21.   INTR               I               Processor Interrupt(可遮蔽式中斷)&

18、#160;      n 這個信號為一由ICH輸出對CPU提出中斷要求的信號,外圍設備需要處理數(shù)據(jù)時,對中斷控制器提出中斷要求,當CPU偵測到INTR為High時,CPU先完成正在執(zhí)行的總線周期,然后才開始處理INTR中斷要求.22.   PROCHOT#            I/O          Processor Hot(CPU過溫指示)       n 當

19、CPU的溫度傳感器偵測到CPU的溫度超過它設定的最高度溫度時,這個信號將會變Low,相應的CPU的溫度控制電路就會動作.23.   PWRGOOD             I             Power Good(電源OK)       n 這個信號通常由ICH(南橋)發(fā)給CPU,來告訴CPU電源已OK,若這個信號沒有供到CPU,CPU將不能動作.24.  &

20、#160;REQ4:0#                I/O         Command Request(命令請求)       n 這些信號由CPU接到NB(北橋),當總線擁有者開始一個新的交易時,由它來定義交易的命令.25.   RESET#               

21、;I                 Reset(重置信號)       n 當Reset為High時CPU內部被重置到一個已知的狀態(tài)并且開始從地址0FFFFFFF0H讀取重置后的第一個指令.CPU內部的TLB(地址轉換參考緩存器)、BTB(分歧地址緩存器)以及SDC(區(qū)段地址轉換高速緩存)當重置發(fā)生時內部數(shù)據(jù)全部都變成無效.26.   RS2:0#        &

22、#160;      I                Response Status(響應狀態(tài))       n 這些信號由響應方來驅動,具體含義請看下表:27.   STKOCC#               O         

23、60;   Socket Occupied(CPU插入)       n 這個信號一般由CPU拉到地,在主機板上的作用主要是來告訴主機板CPU是不是第一次插入.若是第一次插入它會讓你進CMOS對CPU進行重新設定.28.   SMI#             I     System Management Interrupt(系統(tǒng)管理中斷)       n 此信號為一

24、由ICH輸出至CPU的信號,當CPU偵測到SMI#為Low時,即進入SMM模式(系統(tǒng)管理模式)并到SMRAM(System Management RAM)中讀取SMI#處理程序,當CPU在SMM模式時NMI、INTR及SMI#中斷信號都被遮蔽掉,必需等到CPU執(zhí)行RSM(Resume)指令后SMI#、NMI及INTR中斷信號才會被CPU認可. 29.   STPCLK#                 I      

25、        Stop Clock(停止時鐘)     n   當CPU進入省電模式時,ICH(南橋)將發(fā)出這個信號給CPU,讓它把它的Clock停止.28.   TRDY#                     I/O          Target Ready(目標準備)

26、       n 當TRDY#為Low時,表示目標已經(jīng)準備好,可以接收數(shù)據(jù).當為High時,Target沒有準備好.29.   VID4:0                    O             Voltage ID(電壓識別)       n 這些訊號主要用于設定C

27、PU的工作電壓,在主機板中這些信號必須被提升到最高3V.二、VGA接口信號說明1. HSYNC    O      CRT Horizontal Synchronization(水平同步信號)        n 這個信號主要提供CRT水平掃描的信號.2. VSYNC    O       CRT Vertical Synchronization(垂直同步信號)        這個信號主要提供CRT

28、垂直掃描的信號.n3. RED         O       RED analog video output(紅色模擬信號輸出)       n 這個信號主要為CRT提供紅基色模擬視頻信號.4.    GREEN       O      Green analog video output(綠色模擬信號輸出)     

29、60; 這個信號主要為CRT提供綠基色模擬視頻信號.n5. BLUE           O      Blue analog video output(藍色模擬信號輸出)       n 這個信號主要為CRT提供藍基色模擬視頻信號.6. REFSET       I       Resistor Set(電阻設置)     

30、 n 這個信號將會連接一顆電阻到地,主要用于內部顏色調色板DAC.這顆電阻的阻值一般為169奧姆,精度為1.7. DDCA_CLK         I/O      Analog DDC Clock       n 這個信號連接NB(北橋)與顯示器,這個Clock屬于I²C接口,它與DDCA_DATA組合使用,用于讀取顯示器的數(shù)據(jù).8. DDCA_DATA       I/O 

31、   Analog DDC Clock       n 這個信號連接NB(北橋)與顯示器,這個Data與Clock 一樣也屬于I²C接口,它與DDCA_CLK組合使用,用于讀取顯示器的數(shù)據(jù).三、AGP接口信號說明1.    GPIPE#              I/O         Pipelined Read(流水線讀)&#

32、160;      n 這個信號由當前的Master來執(zhí)行,它可以使用在AGP 2.0模式,但不能在AGP 3.0的規(guī)范使用.在AGP 3.0的規(guī)范中這個信號由DBI_HI(Dynamic Bus Inversion HI)代替.2.    GSBA7:0          I             Sideband Address(邊帶地址)        這組信

33、號提供了一個附加的總線去傳輸?shù)刂泛兔顝腁GPn Master(顯示卡)到GMCH(北橋).3.    GRBF#              I            Read Buffer Full(讀緩存區(qū)滿)        這個信號說明Master是否可以接受先前以低優(yōu)先權請求的要讀取的   n 數(shù)據(jù).當RBF#為Low時,中裁器將

34、停止以低優(yōu)先權去讀取數(shù)據(jù)到Master.4.    GWBF#             I            Write Buffer Full(寫緩存區(qū)滿)       n 這個信號說明Master是否可以準備接受從核心控制器的快寫數(shù)據(jù).當WBF#為Low時,中裁器將停止這個快寫數(shù)據(jù)的交易.5.    ST2:0    

35、         O          Status Bus(總線狀態(tài))       n 這組信號有三BIT,可以組成八組,每組分別表示當前總線的狀態(tài).6.    ADSTB0             I/O       AD Bus Strobe 0(地址數(shù)據(jù)總線選通)  &#

36、160;     這個信號可以提供2X的時序為AGP,它負責總線AD15:0.n7.    ADSTB0#           I/O       AD Bus Strobe 0(地址數(shù)據(jù)總線選通)       n 這個信號可以提供4X的時序為AGP,它負責總線AD15:0.8.    ADSTB1         &

37、#160;   I/O       AD Bus Strobe 1(地址數(shù)據(jù)總線選通)        這個信號可以提供2X的時序為AGP,它負責總線AD31:16.n9. ADSTB1#           I/O       AD Bus Strobe 1(地址數(shù)據(jù)總線選通)       n 這個信號可以提供4X的時序為AGP,它負責線總AD31

38、:16.10.   SB_STB              I             SideBand  Strobe(SideBand選通)        這個信號主要為SBA7:0提供時序,它總是由AGPn Master驅動.11.   SB_STB#       

39、;     I              SideBand Strobe(SideBand選通)        這個信號為SBA7:n0提供時序只在AGP 4X 模式,它總是由AGP Master驅動.   12.   CLK                  

40、0; O              CLOCK(頻率)     n   為AGP和PCI控制信號提供參考時序.13.   PME#                     Power Management Event(電源管理事件)        這

41、個信號在AGPn 協(xié)議中不使用,但是它用在PCI協(xié)議中由操作系統(tǒng)來管理.關于PME#的詳細定義請參加PCI協(xié)議規(guī)范.14.   TYPEDET#            Type Detect(類型檢查)       n 從AGP發(fā)展來看,有1X、2X、4X和8X四種模式,每種模式所使用的電壓也不盡相同,那AGP控制器怎么知到你插的是什么樣的顯卡呢？就是通過這個信號來告訴AGP Control的.用這個信號來設定當前顯卡所需的電壓.15. 

42、60;FRAME#               I/O        Frame(周期框架)        在AGP管道傳輸時這個信號不使用,這個信號只用在AGP的快寫方式.n16.   IRDY#                   I/O  &#

43、160;     Initiator Ready(起始者備妥)        這個信號說明AGPn Master已經(jīng)準備好當前交易所需的數(shù)據(jù),它只用在寫操作,AGP Master不允許插入等待狀態(tài).17.   TRDY#                  I/O       Target Ready(目標備妥)   

44、    這個信號說明AGPn Target已經(jīng)準備好整個交易所需要讀的數(shù)據(jù),這個Target可以插入等待狀態(tài).18.   STOP#                I/O             Stop(停止)       n 這個信號在AGP交易時不使用.對于快寫方式,當STOP#為Low時,停止當前交易.19.  

45、0;DEVSEL#           I/O              Device Select(設備選擇)       n 在AGP交易時不使用.在快寫方式,當在一個交易不能完成時,它就會被使用.20.   REQ#               

46、0;  I                 Request(請求)        這個信號用于向中裁器請求當前總線使用權為開始一個PCI orn AGP交易.21.   GNT#                  O        

47、0;    Grant(保證)       n 當中裁器收到Initiator發(fā)出請求后,若當前總線為空閑,中裁器就會通過GNT#把總線控制權交給Initiator.22.   AD31:0              I/O         Address Data Bus(數(shù)據(jù)地址總線)       n 這些信號用來

48、傳輸?shù)刂泛蛿?shù)據(jù).23.   C/BE3:0#         I/O     Command/Byte Enable(命令位致能)        當一個交易開始時,提供命令信息.在AGPn Master做寫交易時,提供有效的位信息.四、Memory 接口信號說明1. SCMDCLK5:0             O    

49、60;Differential DDR Clock(時鐘輸出)       n SCMDCLK與SCMDCLK#是差分時鐘輸出對,地址和控制信號都在這個兩個Clock正負邊沿的交叉點采樣.每個DIMM共有三對.2. SCMDCLK5:0#          O      Differential DDR Clock(時鐘輸出)       n 這個Clock信號的意義同上.3. SCS3:0#   

50、;                 O      Chip Select(芯片選擇)        當這些信號有效時,表示一個Chip已被選擇了,每個信號對應于SDRAM的一行.n4. SMA12:0              O        &#

51、160;  Memory Address(內存地址)       n 這些信號主要用于提供多元的行列地址給內存.5. SBA1:0                 O           Bank Address(Bank選擇)       n 這個些信號定義了在每個內存行中哪個Bank被選擇.Ba

52、nk選擇信號和內存地址信號聯(lián)合使用可尋址到內存的任何單元.6. SRAS#                   O           Row Address(行地址)       n 行地址,它和SCAS#、SWE#一起使用,用來定義內存的命令.      7. SCAS#     &#

53、160;            O             Column Address(列地址)       n 列地址,它和SRAS#、SWE#一起使用,用來定義內存的命令.8. SWE#                    O   

54、          Write Enable(寫允許)        寫允許信號,它與SRAS#、SCAS#一起使用,用來定義內存的命令.n9. SDQ63:0              I/O          Data Lines(數(shù)據(jù)線)       n 這些信號線用于傳輸數(shù)據(jù).10.

55、0;  SDM7:0              O             Data Mask(數(shù)據(jù)屏蔽)        當在寫周期有效時,在內存中傳輸?shù)臄?shù)據(jù)被屏蔽.在這八個信號中每個信號負責八根數(shù)據(jù)線.n11.   SDQS7:0            I/O

56、0;          Data Strobe(數(shù)據(jù)選通)       n 這些信號主要用于捕獲數(shù)據(jù).這八個信號每個信號負責八根數(shù)據(jù)線.12.   SCKE3:0             O            Clock Enable(時鐘允許)        這個

57、信號在上電時對內存進行初始化,它們也可以用于關閉不使用的內存數(shù)據(jù)行.  n          五、HUB 接口信號說明1. HL10:0              I/O     Packet Data(數(shù)據(jù)包)        這些信號主要用于Hub Interface讀寫操作時傳輸數(shù)據(jù).n2. HISTRS   &#

58、160;          I/O    Packet Strobe(數(shù)據(jù)選通)3. HISTRF              I/O    Packet Strobe Complement        這個信號與HISTRS一起在HUBn inteface上傳輸與接收數(shù)據(jù).六、LAN LINK接口信號說明1. LAN_CLK  

59、0;          I           Lan I/F Clock(網(wǎng)絡時鐘)        這個信號由Lann Chipset驅動輸出,它的頻率范圍在550Mhz.2. LAN_RXD2:0     I           Received Data(接收數(shù)據(jù))   

60、    這些信號是由Lan Chipset驅動輸出到南橋.n3. LAN_TXD2:0     O         Transmit Data(傳輸數(shù)據(jù))        這些信號是南橋驅動輸出到Lan Chipset.n4. LAN_RSTSYNC   O        Lan Reset(Lan Chip 復位信號)七、EEPROM 接口信號說明1. EE

61、_SHCLK        O        EEPROM Shift Clock(EEPROM時鐘) n       這個信號由南橋驅動輸出到EEPROM.2. EE_DIN               I          EEPROM Data In(EEPROM數(shù)據(jù)輸入)

62、        這個信號是由EEPROM傳數(shù)據(jù)到南橋.n3. EE_DOUT           O       EEPROM Data Out(EEPROM數(shù)據(jù)輸出)       n 這個信號是由南橋傳數(shù)據(jù)到EEPROM.4. EE_CS                O   

63、      EEPROM Chip Select(片選信號)        當這個信號有效時EEPROM被選擇.n八、PCI接口信號說明1. AD31:0               I/O          Address Data Bus(地址數(shù)據(jù)總線)       n 是用來傳送起始地址.在內存或組態(tài)的交易期間,

64、此地址的分辨率是一個雙字組(Double Word)(即地址可被四整除),在讀取或寫入的交易期間,它是一個字節(jié)特定地址. 2. PAR                     I/O          Parity Signal(同位信號)       n 在地址階段完成后一個頻率,或是所有寫入交易的數(shù)據(jù)階段期間,在IDRY#被驅動到僭態(tài)后一個頻率,由Ini

65、tiator驅動.所有讀取交易的數(shù)據(jù)階段期間,在TRDY#被驅動到僭態(tài)后一個頻率,它也會被目前所尋址的Target驅動.在地址階段完成后的一個頻率,Initiator將PAR驅動到高或低態(tài),以保證地址總線AD0:31與四條指令/位組致能線 C/BE#0:3是偶同位(Even Parity). 3. C/BE3:0#       I/O   Command/Byte Enable(指令或字節(jié)致能)        由Initiator驅動,在AD Bus上傳輸?shù)刂窌r,用來表示當前要動作的指令.在AD

66、n Bus上傳輸數(shù)據(jù)時,用來表示在目前被尋址之Dword 內將要被傳輸?shù)淖止?jié),以及用來傳輸數(shù)據(jù)的數(shù)據(jù)路徑.4. RST#               O      PCI Reset(復位信號)        當重置信號被驅動成低態(tài)時,它會強迫所有PCI組態(tài)緩存器n Master及Target狀態(tài)機器與輸出驅動器回到初始化狀態(tài).RST#可在不同步于PCI CLK邊緣的狀況下,被驅動或反驅動.RST#的設定也將其它的裝

67、置特定功能初始化,但是這主題超出PCI規(guī)格的笵圍.所有PCI輸出信號必須被驅動成最初的狀態(tài).通常,這表示它們必須是三態(tài)的. 5. FRAME#            I/O       Cycle Frame(周期框架)       n 是由目前的Initiator驅動,它表示交易的開始(當它開始被驅動到低態(tài)時)與期間(在它被驅動支低態(tài)期間).為了碓定是否已經(jīng)取得總線擁有權,Master必須在同一個PCI CLK信號的上邊緣,取樣到FR

68、AME#與IRDY#都被反驅動到高態(tài),且GNT#被驅動到低態(tài).交易可以是由在目前的Initiator與目前所尋址的Target間一到多次數(shù)據(jù)傳輸組成.當Initiator準備完成最后一次數(shù)據(jù)階段時,FRAME#就會被反驅動到高態(tài).6. IRDY#                I/O       Initiator Ready(備妥)        Initiatorn 備妥被目前的Bus Master(交易的Ini

69、tiator)驅動.在寫入期間,IRDY#被驅動表示Initiator準備接收從目前所尋址的Target傳來的資料.為了確定Master已經(jīng)取得總線擁有權,它必須在同一個PCI CLK信號的上升邊緣,取樣到FRAME#與IRDY#都被反驅動到高態(tài),且GNT#被驅動到低態(tài). 7. TRDY#              I/O        Target Ready(目標備妥)       n Tar

70、get備妥被目前所尋址的Target驅動.當Target準備完成目前的數(shù)據(jù)階段(數(shù)據(jù)傳輸)時,它就會被驅動到低態(tài).如果在同一個PCI CLK信號的上升邊緣,Target 驅動TRDY#到低態(tài)且Initiator驅動IDRY#到低態(tài)的話,則此數(shù)據(jù)階段便告完成.在讀取期間,TRDY#被驅動表示Target正在驅動有效的數(shù)據(jù)到數(shù)據(jù)總線上.在寫入期間,TRDY#被驅動表示Target準備接收來自Master的資料.等待狀態(tài)會被插入到目前的資料階段里,直到取樣到TRDY#與IRDY#都被驅動到低態(tài)為止. 8. STOP#         

71、60;   I/O         Stop(停止)       n Target驅動STOP#到低態(tài),表示希望Initiator停止目前正在進行的交易.9. DEVSEL#         I/O       Device Select(設備選擇信號)       n 該信號有效時,表示驅動它的設備已成為當前防問的目標設備.換言之,該信號的有效說

72、明總在線某處的某一設備已被選中.如果一個主設備啟動一個交易并且在6個CLK周期內設有檢測到DEVSEL#有效,它必須假定目標設備沒能 反應或者地址不存在,從而實施主設備缺省.10.   IDSEL           I         Initialization Device Select(初始化設備選擇)        IDSEL是PCI裝置的一個輸入端,并且在存取某個裝置的組態(tài)緩存器期間,

73、它用來選擇芯片.n 11.   LOCK#             I/O         Lock(鎖定)       n 這是在一個單元(Atomic)交易序列期間(列如:在讀取/修改/寫入操作期間),Initiator用來鎖定(Lock)目前所尋址的Target的.12.   REQ#          

74、;     I             Request(請求)       n 表示管理者要求使用總線,此為一對一之信號,每一管理者都有與其相對應之REQ#信號.13.   GNT#              O            Grant(保

75、證)       n 表示管理者對總線使用之要求已被同意,此為一對一之信號,每一管理者都有與其相對應之GNT#信號.九、Serial ATA接口信號說明1. SATA0TXP      O      Serial ATA 0 Transmit(串行ATA0 傳送)2. SATA0TXN      O      Serial ATA 0 Transmit(串行ATA0 傳送)   

76、;     這個信號與SATA0TXP組成差分信號對,用于傳輸數(shù)據(jù).n3. SATA0RXP      I        Serial ATA 0 Receive(串行ATA0 接收)4. SATA0RXN      I        Serial ATA 0 Receive(串行ATA0 接收)       n 這個信號與SATA0RX

77、P組成差分信號對,用于接收數(shù)據(jù).5.    SATARBIAS     I      Serial ATA Resistor Bias(串行ATA電阻偏置)6.    SATARBIAS#   I      Serial ATA Resistor Bias(串行ATA電阻偏置)        這個信號與SATARBIAS一樣外接一顆與GND相接的電阻,為SATA提供一個電壓偏置

78、. n    7.    SATALED#    OD   SATA Drive Activity Indicator(SATA 讀寫指示)       n 當這個信號為Low時,表示當前的SATA硬盤正在讀寫數(shù)據(jù).十、IDE 接口信號說明1. DCS1#            O        Device Chip

79、 Select(設備芯片選擇) n       這個信號為設備選擇信號For Rang 100 .2. DCS3#            O        Device Chip Select(設備芯片選擇)        這個信號為設備選擇信號 For Rang 300.n3. DA2:0          

80、;  O        Device Address(設備地址)        這些信號用于傳輸?shù)刂沸盘?n4. DD15:0            I/O      Device Data(設備數(shù)據(jù))       n 這些信號用于傳輸數(shù)據(jù)信號.5. DREQ        &#

81、160;       I          Device Request(設備請求)        當IDE Device要做一個DMA讀寫動作時,就會驅動這個信號向南橋發(fā)DMnA請求.6. DACK#             O      Device DMA Acknowledge(設備DMA確認)    

82、0;   當IDEn Device已做了一個DMA請求后,若當前總線空閑,南橋就會驅動個信號,把控制權受權給IDE Device.7. DIOR#         O            Disk I/O Read(磁盤I/O讀)       n 這個信號由南橋來驅動,當它有效時,表示要對磁盤進行一個讀操作.8. DIOW#        O&#

83、160;            Disk I/O Write(磁盤I/O寫)        這個信號由南橋來驅動,當它有效時,表示要對磁盤進行一個寫操作.n9. IORDY         I               I/O Channel Ready(I/O通道備妥)       

84、這個信號由IDEn Device來驅動,當它有效時,表示IDE Device已經(jīng)準備OK.十一、LPC接口信號說明1. LAD3:0           I/O     LPC Command、Address、Data        這四信號線用來傳輸LPCn Bus的命令、地址和數(shù)據(jù).2. LFRAME#         I/O    LPC Frame(

85、LPC框架)       n 當這個信號有效時,指示開始或結束一個LPC周期.3. LDRQ#              I        DMA Request(DMA請求)        當Super I/O上的Device需要用DMA Channel時,就會驅動這個信號向南橋發(fā)出請求. n    十二、USB 接

86、口信號說明1. USBP+        I/O        USB Signal(USB 信號)2. USBP-         I/O        USB Signal(USB 信號)       n 這個信號與USBP+組成差分信號對,組成一個USB Port,用來傳輸?shù)刂?、?shù)據(jù)和命令.3. OC# 

87、;            I            Over Current(過電流保護)        當有USBn Device過電流時,這個信號會拉Low,告知南橋有過電流發(fā)生.十三、SMBus接口信號說明1.    SMBDATA         I/O      SMBus Da

88、ta(數(shù)據(jù)線)2.    SMBCLK            I/O      SMBus Clock(時鐘線)       n 上面兩個信號線為系統(tǒng)管理總線,以南橋為控制中心,對主機板的一些Device進行讀寫操作,如時鐘IC、SPD等等.這兩個信號在外部必須通過電阻進行Pull High.十四、AC-Link接口信號說明1. RST#         O

89、          Reset(復位信號)        這個訊信號由南橋驅動,對Audion Chip進行初始化.2. SYNC        O          Sync(同步信號)3. BIT_CLK       I          Bit Clock(時鐘輸入)

90、60;      n 這是一個由Codec產(chǎn)生一個12.288Mhz串行數(shù)據(jù)時鐘給南橋.4. SDOUT         O        Serial Data Out(串行數(shù)據(jù)輸出)        由南橋發(fā)出數(shù)據(jù)到Codec.n5. SDIN             I      &#

91、160;   Serial Data In(串行數(shù)據(jù)輸入)       n 由Codec發(fā)出數(shù)據(jù)到南橋.十五、FDC接口信號說明1. DRVDEN0     OD   Drive Density Select Bit(驅動器密度選擇位)       n 驅動器密度選擇信號.2. INDEX#           I      &

92、#160;   INDEX(索引)       n 此Pin為施密特觸發(fā)器輸入,當這個為Low(有效時),通過索引孔把磁頭定位起始磁道.3. MOA#             OD      Motor A On(馬達A打開)        當此信號為Low時,馬達A起動.n 4. DSA#          OD 

93、       Drive Select A(驅動A選擇)        當此信號為Low時,驅動器A被選擇.n5. DIR#           OD         DIR(列目錄)       n 磁頭步進馬達移動方向,為High時,向外移動,為Low時向內移動.6. STEP#    

94、60;  OD        Step(步進)        步進輸出脈沖,當此信號為Low時,將產(chǎn)生一個脈沖移動磁頭到另一個磁道.n7. WD#           OD          Write Data(寫數(shù)據(jù))       n 寫數(shù)據(jù),當此信號為Low時,寫數(shù)據(jù)到被選擇的驅動器.8. W

95、E#           OD          Write Enable(寫允許)        寫允許,當為Low表示允許寫入盤片.n9. TRACK0#    I             Track 0(0磁道)        0磁道,當此信號為Low時,磁頭將被定位到最外的一個磁道(0磁道).n10.   WP#           I             Write Protected(寫保護)       n 寫保護,當此信號為Low時,磁盤片被寫保護,只能讀出數(shù)據(jù)不能寫入.11.   RDATA#    I