胡曉光數(shù)字電子技術(shù)基礎課后答案

1、第一章 邏輯代數(shù)基礎1.1 、用布爾代數(shù)的基本公式和規(guī)則證明下列等式。1.2 、求下列函數(shù)的反函數(shù)。1.3 、寫出下列函數(shù)的對偶式。1.4 、證明函數(shù)F 為自對偶函數(shù)。1.5 、用公式將下列函數(shù)化簡為最簡“與或 ”式。1.6 、 邏輯函數(shù)。 若 A 、B 、 C 、 D 、的輸入波形如圖所示，畫出邏輯函數(shù)F 的波形。1.7 、邏輯函數(shù)F 1 、 F 2F 3 的邏輯圖如圖2 35 所示，證明F 1 =F 2 =F 3 。1.8 、 給出 “與非 ”門、 “或非 ”門及 “異或 ”門邏輯符號如圖2 36 （ a ） 所示， 若 A 、 B 的波形如圖2 36 （ b ） ，畫出 F 1 、 F

2、2 、 F 3 波形圖。1.9 、用卡諾圖將下列函數(shù)化為最簡“與或 ”式。1.10 、將下列具有無關(guān)最小項的函數(shù)化為最簡“與或”式；1.11 、用卡諾圖將下列函數(shù)化為最簡“與或 ”式；1.12 用卡諾圖化簡下列帶有約束條件的邏輯函數(shù)1.13 、用最少的“與非 ”門畫出下列多輸出邏輯函數(shù)的邏輯圖。門電路2.1 由 TTL 門組成的電路如圖2.1 所示，已知它們的輸入短路電流為I is =1.6mA ，高I iH = 40。 試問： 當 A=B=1 時， G 1 的 灌 電流 （拉， 灌） 為 3.2mA ； A=0時， G 1 的 拉 電流（拉，灌）為120。2.2 圖 2.2 中示出了某門電路

3、的特性曲線，試據(jù)此確定它的下列參數(shù)：輸出高電平U OH =3V ；輸出低電平U OL = 0.3V ；輸入短路電流I iS = 1.4mA ；高電平輸入漏電流I iH =0.02mA ；閾值電平U T = 1.5V ；開門電平U ON = 1.5V ；關(guān)門電平U OFF = 1.5V ；低電平噪聲容限U NL = 1.2V ；高電平噪聲容限U NH = 1.5V ；最大灌電流I OLmax = 15mA ；扇出系數(shù) N= 10 .2.3 TTL 門電路輸入端懸空時，應視為高電平 ； （高電平，低電平，不定）此時如用萬用表測量其電壓，讀數(shù)約為1.4V （3.6V ， 0V ，1.4V ） 。2.

4、4 CT74 、 CT74H 、 CT74S 、 CT74LS 四個系列的TTL 集成電路，其中功耗最小的為CT74LS ；速度最快的為CT74S ；綜合性能指標最好的為CT74LS 。2.5 CMOS 門電路的特點：靜態(tài)功耗極低 （很大，極低） ； 而動態(tài)功耗隨著工作頻率的提高而 增加 （增加，減小，不變）；輸入電阻很大 （ 很大，很小）；噪聲容限高 （高，低，等）于 TTL 門。輸出與電源之間接一電阻（輸出與地，輸出與2.6 集電極開路門（OC 門）在使用時須在輸入，輸出與電源）。2.7若 G 2 的懸空的輸入端接至0.3V ，結(jié)果如下表2.9 輸入懸空時為高電平，M=“ 0 ” ，點電位

5、由后面“與或非”門的輸入狀態(tài)決定，M =0V 。V M =0.2V , 三態(tài)門輸出為高阻，M后面與門中有一輸入為0 ， 所以 V2.102.11 上圖中門1 的輸出端斷了，門 2 、 3 、 4 為高電平輸入，此時 V M =1.6V左右。2.12 不能正常工作，因為不能同時有效，即不能同時為低電平。2.13 圖為由TTL “與非”門組成的電路，輸入A 、 B 的波形如圖所示，試畫出 V 0 的波形。2.14 圖中門 1 、 2 、 3 均為 TTL 門電路， 平均延遲時間為20ns ， 畫出 V O的波形。2-8 1 、 Y 1 =ABCDE Y 2 =A+B+C+D+E2 、該擴展方法不適

6、用于TTL 門電路。對與門而言，當擴展端C=0.3V 時，其輸入電壓約為1V ， 已大于 U iLmax (0.8V) ； 對或門而言，當擴展端C=U OHmin=2.4V 時，其輸入電壓約為1.7V ，已小于U iHmin (2V)；2-92-10 乙的說法正確，因為該點的電壓有可能是變化的，此時萬用表測得的是電壓的平均值，1.8V 的讀數(shù)完全正常。3.6 結(jié)果如下表：3.7 1. 真值表 : 3. 表達式：F 2 =M3.8 1 、真值表3.1174LS138PiP23.12把BCD 8421碼轉(zhuǎn)換為BCD 5421碼,前五個數(shù)碼不需改變，后五個數(shù) 碼加3 o據(jù)此可得加數(shù)低兩位的卡諾圖，所

7、以Bj-Bo-D+CB+CA- D-CBCA3.141 、2 、用八選一數(shù)據(jù)選擇器和門電路實現(xiàn)。3.15 用 8 選 1 數(shù)據(jù)選擇器實現(xiàn)下列函數(shù)：第四章 觸發(fā)器和定時器4.1(3) 該電路為鎖存器(時鐘型D 觸發(fā)器) 。 CP=0 時， 不接收 D 的數(shù)據(jù)；CP=1時，把數(shù)據(jù)鎖存。( 但該電路有空翻)4.3 (1)、 C=0 時該電路屬于組合電路；C=1 時是時序電路。(2) 、(3) 、輸出 Q 的波形如下圖。4.44.54.64.7 1 頻。CP 作用下的輸出Q 1 Q 2 和 Z 的波形如下圖；2 、 Z 對 CP 三分4.8 由得 D 觸發(fā)器轉(zhuǎn)換為J-K 觸發(fā)器的邏輯圖如下面的左圖；而

8、將J-K 觸發(fā)器轉(zhuǎn)換為D 觸發(fā)器的邏輯圖如下面的右圖。4.11 1 、 555 定時器構(gòu)成多諧振蕩器。2 、 u c, u o 1 , u o 2 的波形3 、 u o 1 的頻率,u o 2 的頻率 f 2 =158H z4 、如果在555 定時器的第5 腳接入 4V 的電壓源，則u o 1 的頻率變?yōu)?.12 圖 (a) 是由 555 定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)電路。1 、工作原理(略)；改為 1) ；2 、暫穩(wěn)態(tài)維持時間t w =1.1RC=10ms(C3 、 u c 和 u o 的波形如下圖：4 、若 u i 的低電平維持時間為15m s ，要求暫穩(wěn)態(tài)維持時間t w 不變，可加入微分電路5

9、 .13 由 555 定時器構(gòu)成的施密特觸發(fā)器如圖(a) 所示1 、電路的電壓傳輸特性曲線如左下圖；2 、 u o 的波形如右下圖；3 、為使電路能識別出u i 中的第二個尖峰，應降低555 定時器 5 腳的電壓至 3V 左右。4 、 在 555 定時器的7 腳能得到與3 腳一樣的信號，只需在 7 腳與電源之間接一電阻。4.14 延遲時間t d =1.1 × 1 × 10=11s揚聲器發(fā)出聲音的頻率。第五章 時序數(shù)字電路5.1 解：5.2 解：5.3 解：邏輯功能：移位寄存器型四進制計數(shù)器。5.55.6 解：（1 ）當 X 1 X 2 = “ 0000 ” 時：邏輯功能：可

10、自啟動的同步五進制加法計數(shù)器。5.42 分頻。邏輯功能：電路實現(xiàn)3 分頻。3 ）當 X 1 X 2 = “ 1；初始狀態(tài)為1 ”“ 00 時”：邏輯功能：電路實現(xiàn)4 分頻。5.75.8 (1) 基本 R-S 觸發(fā)器 ( × ) ；(2) 同步 R-S 觸發(fā)器(× )；(3) 主從 J-K 觸發(fā)器 ( 能 )；(4) 維持阻塞D 觸發(fā)器 ( 能 )；(5) 邊沿 J-K 觸發(fā)器 ( 能 ) ； (6) CMOS 主從 D 觸發(fā)器(能)。5.9 根據(jù)題意，很容易畫出下面的邏輯圖：5.10 解：四種狀態(tài)應使用2 個觸發(fā)器。設：用 D 觸發(fā)器設計；Q 1 =Y 1 ， Q 0 =Y

11、 05.11 解：用J K 觸發(fā)器設計一個的輸入。4 進制計數(shù)器，Q 1 Q 0 為變量譯碼器5.12 解：5.13 解： 設 S 0 ： 初始及檢測成功狀態(tài)； 輸入“ 10 ” 狀態(tài)；S 1 ： 輸入一個“1 ” 狀態(tài)； S 2 ：S 3101 ” 狀態(tài)； XZ ：輸出。x"叼"。+/ + /+X砥3=0= 0/OxI XII0IIII X0 X00I0IIX I0 x0III0IX II X0I000IX 0X 0000I00xOX I00I000l XX 0000II0OxX 00I00I0°*心1什zi”ogXPT、三堂4I XI XI00II II XO

12、x00I0IIX IO X0III0IOxI X00000IOxX 00I0II0I xX I00I0I0X IX 00I0I00X 0X 00000005°rRrz1叫0X*。叼匚鎏旦簡化結(jié)果相似，以方案三畫邏輯電路從 JK 的卡諾圖可以看出電路5.14 解：從時序圖可得出狀態(tài)圖為：5.15 解：方法一：從時序圖中可以看出將Y 1 、 Y 2Z 為輸出時，每經(jīng)過8 個時鐘為一個循環(huán)。方法二：從時序圖中可以看出Y 1 Y 2 的狀態(tài)為00 11 01 10 00設：則狀態(tài)圖、狀態(tài)表為：顯然，方法二的結(jié)果比方法一的結(jié)果要簡單得多。其邏輯圖為：5.16 解： ZW 的狀態(tài)為00 、 01

13、 、 10 、 11 ，所以設：輸出 Z=Q 1 ； W=Q 0 ；輸入：X5.17 解： 1 、狀態(tài)轉(zhuǎn)換圖2. Qd 對 CP 十分頻，Qd 的占空比是50% 。5.18 答案： 圖 (a) 是七進制計數(shù)器，圖(b) 是十進制計數(shù)器，圖(c) 是十進制計數(shù)器(6 7 . 15 6)1.1 、若將圖(a) 中與非門G 的輸出改接至C r 端，而令L D =1 ，電路變?yōu)榱M制1.2 、圖 (b) 電路的輸出采用的是余三碼 。5.19 答案：方法是用90 ÷ 16=5 10 ，高位用0101 作譯碼狀態(tài), 低位用1010 作譯碼狀態(tài)，由此得到了置數(shù)端L D 的連接方式。5.20 答案：

14、 圖 (a) 為三進制，圖 (b) 為四進制，圖 (c) 為七進制，圖 (d) 為十二進制，圖(e) 為三十七進制5.21 解： 1. 對應 CP 的輸出 Q a Q d Q c 和 Qb 的波形和狀態(tài)轉(zhuǎn)換圖如下圖：2 、按 Q a Q d Q c Qb 順序電路給出的是BCD 5421 碼3 、按 Q d Q c QbQ a 順序電路給出的編碼如下圖：5.22 答案： 當 MN 為各種不同輸入時，可組成四種不同進制的計數(shù)器第六章 大規(guī)模集成電路6.1 填空1 、 按構(gòu)成材料的不同，存儲器可分為磁芯和半導體存儲器兩種。磁芯存儲器利用 正負剩磁來存儲數(shù)據(jù)；而半導體存儲器利用器件的開關(guān)狀態(tài)來存儲數(shù)

15、據(jù)。兩者相比，前者一般容量較大 ；而后者具有速度快 的特點。2 、半導體存儲器按功能分有ROM 和 RAM 兩種。3 、 ROM 主要由 地址譯碼器和 存儲矩陣兩部分組成。按照工作方式的不同進行分類，ROM 可分為固定內(nèi)容的ROM 、 PROM和 EPROM三種。4 、某EPROM有 8 數(shù)據(jù)線，13 位地址線，則其存儲容量為2 13 × 8 。5 、 PLA 一般由 與 ROM 、 或 ROM 和 反饋邏輯網(wǎng)絡三部分組成。6.26.36.46.56.6第七章 數(shù)模與模數(shù)轉(zhuǎn)換器7.1 填空1 、 8 位 D/A 轉(zhuǎn)換器當輸入數(shù)字量只有最高位為高電平時輸出電壓為5V, 若只有最低位為高

16、電平，則輸出電壓為40mV 。 若輸入為10001000 ， 則輸出電壓為 5.32V 。2 、 A/D 轉(zhuǎn)換的一般步驟包括采樣 、 保持 、 量化 和 編碼 。3 、已知被轉(zhuǎn)換信號的上限頻率為10kH Z ，則 A/D 轉(zhuǎn)換器的采樣頻率應高于20kH Z 。完成一次轉(zhuǎn)換所用時間應小于。4 、衡量A/D 轉(zhuǎn)換器性能的兩個主要指標是精度 和 速度 。5 、 就逐次逼近型和雙積分型兩種A/D 轉(zhuǎn)換器而言，雙積分型抗干擾能力強；逐次逼近型轉(zhuǎn)換速度快。7.3首先將二進制計數(shù)器清零，使U o =0 。加上輸入信號(U i >0) ，比較器A 輸出高電平，打開與門G ，計數(shù)器開始計數(shù)，U o 增加。同時U i 亦增加，若Ui >U o ，