數(shù)字邏輯期末復(fù)習題

1、23（本題滿分10分）分析圖示邏輯電路，求出F的邏輯函數(shù)表達式，化簡后用最少的與非門實現(xiàn)之，并畫出邏輯電路圖。 解: 一、選擇題（每小題2分，共20分）1 八進制（273）8中，它的第三位數(shù)2 的位權(quán)為_B_。A(128)10 B(64)10 C(256)10 D(8)102. 已知邏輯表達式，與它功能相等的函數(shù)表達式_B_。A B C D 3. 數(shù)字系統(tǒng)中，采用_C_可以將減法運算轉(zhuǎn)化為加法運算。A 原碼 BASCII碼 C 補碼 D BCD碼4對于如圖所示波形,其反映的邏輯關(guān)系是_B_。A與關(guān)系B 異或關(guān)系 C同或關(guān)系D無法判斷5 連續(xù)異或1985個1的結(jié)果是_B_。A0B1 C不確定D邏

2、輯概念錯誤6. 與邏輯函數(shù) 功能相等的表達式為_C_。 A B C D 7下列所給三態(tài)門中，能實現(xiàn)C=0時，F(xiàn)=；C=1時，F(xiàn)為高阻態(tài)的邏輯功能的是_A_。 BFCBA&ÑENCBAF&ÑENAFCBA&ÑENDFCBA&ÑENC8. 如圖所示電路，若輸入CP脈沖的頻率為100KHZ，則輸出Q的頻率為_D_。CPQQDC A 500KHz B200KHz C 100KHz D50KHz9下列器件中，屬于時序部件的是_A_。A 計數(shù)器 B 譯碼器 C 加法器 D多路選擇器10下圖是共陰極七段LED數(shù)碼管顯示譯碼器框圖，若要顯

3、示字符“5”，則譯碼器輸出ag應(yīng)為_C_。 A 0100100 B1100011 C 1011011 D0011011共陰極LED數(shù)碼管A B C D a b c d e f g譯碼器gfdecab得分評卷人 二、填空題（每小題2分，共20分）11.TTL電路的電源是_5_V，高電平1對應(yīng)的電壓范圍是_2.4-5_V。12.N個輸入端的二進制譯碼器，共有_個輸出端。對于每一組輸入代碼，有_1_個輸出端是有效電平。13.給36個字符編碼，至少需要_6_位二進制數(shù)。 14.存儲12位二進制信息需要_12_個觸發(fā)器。15.按邏輯功能分類，觸發(fā)器可分為_RS_、_D_、_JK_、_T_等四種類型。16

4、.對于D觸發(fā)器，若現(xiàn)態(tài)Qn= 0，要使次態(tài)Qn+1=0,則輸入D=_0_。17.請寫出描述觸發(fā)器邏輯功能的幾種方式_特性表、特性方程、狀態(tài)圖、波形圖_。18.多個集電極開路門（OC門）的輸出端可以 _線與_。19.T觸發(fā)器的特性方程是_,當T=1時,特性方程為_,這時觸發(fā)器可以用來作_2分頻器_。20構(gòu)造一個十進制的異步加法計數(shù)器，需要多少個 _4_觸發(fā)器。計數(shù)器的進位Cy的頻率與計數(shù)器時鐘脈沖CP的頻率之間的關(guān)系是_110_。得分評卷人三、分析題（共40分）21（本題滿分6分）用卡諾圖化簡下列邏輯函數(shù)解：畫出邏輯函數(shù)F的卡諾圖。得到CDAB00011110001110111111110111

5、 22 （本題滿分8分）電路如圖所示，D觸發(fā)器是正邊沿觸發(fā)器，圖中給出了時鐘CP及輸入K的波形。（1）試寫出電路次態(tài)輸出邏輯表達式。（2）畫出的波形。QCPKD QC Q=1QQQKCP解：23（本題滿分10分）分析圖示邏輯電路，求出F的邏輯函數(shù)表達式，化簡后用最少的與非門實現(xiàn)之，并畫出邏輯電路圖。 解:24 （本題滿分16分）今有A、B、C三人可以進入某秘密檔案室，但條件是A、B、C三人在場或有兩人在場，但其中一人必須是A，否則報警系統(tǒng)就發(fā)出警報信號。試：（1）列出真值表； （2）寫出邏輯表達式并化簡； （3）畫出邏輯圖。解：設(shè)變量A、B、C表示三個人，邏輯1表示某人在場，0表示不在場。F表

6、示警報信號，F(xiàn)=1表示報警，F(xiàn)=0表示不報警。根據(jù)題意義，列出真值表 A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 1 0 0 0由出真值表寫出邏輯函數(shù)表達式，并化簡畫出邏輯電路圖FBCA11&=11&得分評卷人四、綜合應(yīng)用題（每小題10分，共20分）253-8譯碼器74LS138邏輯符號如圖所示，S1、為使能控制端。試用兩片74LS138構(gòu)成一個4-16譯碼器。要求畫出連接圖說明設(shè)計方案。A2 A1 A0S1 S2 S374LS138Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0Y15Y8Y7Y

7、01A3A2A1A07413874138解:26 下圖是由三個D觸發(fā)器構(gòu)成的寄存器，試問它是完成什么功能的寄存器？設(shè)它初始狀態(tài)Q2 Q1 Q0 =110，在加入1個CP脈沖后，Q2 Q1 Q0等于多少？此后再加入一個CP脈沖后，Q2 Q1 Q0等于多少？ Q2D CIQ1D CIQ0D CICP解: 時鐘方程 激勵方程 ，狀態(tài)方程 ，狀態(tài)表 1 1 0 1 0 1 0 1 1 1 0 1 0 1 1 1 1 0畫出狀態(tài)圖一、 選擇題1一位十六進制數(shù)可以用 C 位二進制數(shù)來表示。A. B. C. D. 162十進制數(shù)25用8421BCD碼表示為 B 。A.10 101 B.0010 0101 C

8、.100101 D.101013. 以下表達式中符合邏輯運算法則的是 D 。 A.C·C=C2 B.1+1=10 C.0<1 D.A+1=14. 當邏輯函數(shù)有n個變量時，共有 D 個變量取值組合？ A. n B. 2n C. n2 D. 2n5A+BC= C 。A .A+B B.A+C C.（A+B）（A+C） D.B+C6在何種輸入情況下，“與非”運算的結(jié)果是邏輯0。 D A全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是17. 以下電路中可以實現(xiàn)“線與”功能的有 C 。A.與非門 B.三態(tài)輸出門 C.集電極開路門 D. CMOS與非門8以下電路中常用于總線應(yīng)

9、用的有 A 。A.TSL門 B.OC門 C. 漏極開路門 D.CMOS與非門9若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為 B 位。 A.5 B.6 C.10 D.5010.一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有 C 個。 A.1 B.2 C.4 D.1611四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達式為Y= A 。A. B. C. D.12.一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有 E 個。A.1 B.2 C.3 D.4 E.813在下列邏輯電路中，不是組合邏輯電路的有 D 。A.譯碼器 B.編碼器 C.全加器 D.寄存器14八路數(shù)據(jù)分配器，

10、其地址輸入端有 C 個。A.1 B.2 C.3 D.4 E.815用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=，應(yīng)使 A 。A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=016.N個觸發(fā)器可以構(gòu)成能寄存 B 位二進制數(shù)碼的寄存器。 A.N-1 B.N C.N+1 D.2N17在下列觸發(fā)器中，有約束條件的是 C 。 A.主從JK F/F B.主從D F/F C.同步RS F/F（時鐘脈沖） D.邊沿D F/F 18一個觸發(fā)器可記錄一位二進制代碼，它有 C 個穩(wěn)態(tài)。A.0 B.1 C.2 D.3 E.419存儲8位二進制

11、信息要 D 個觸發(fā)器。A.2 B.3 C.4 D.820對于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D= C 。A.0 B.1 C.Q D.21對于JK觸發(fā)器，若J=K，則可完成 C 觸發(fā)器的邏輯功能。A.RS B.D C.T D.T22欲使D觸發(fā)器按Qn+1=n工作，應(yīng)使輸入D= D 。A.0 B.1 C.Q D.23下列觸發(fā)器中，沒有約束條件的是 BD 。A.基本RS觸發(fā)器 B.主從RS觸發(fā)器 C.同步RS觸發(fā)器 D.邊沿D觸發(fā)器24為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使 A 。A.J=D,K= B. K=D,J= C.J=K=D D.J=K=25.邊沿式D觸發(fā)器是一種 C 穩(wěn)態(tài)電路。A.無

12、 B.單 C.雙 D.多26把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到 D 進制計數(shù)器。 A.4 B.5 C.9 D.2027下列邏輯電路中為時序邏輯電路的是 C 。 A.變量譯碼器 B.加法器 C.數(shù)碼寄存器 D.數(shù)據(jù)選擇器28. N個觸發(fā)器可以構(gòu)成計數(shù)器最大計數(shù)長度（進制數(shù)）為 D A.N B.2N C.N2 D.2N29. N個觸發(fā)器可以構(gòu)成能寄存 B 位二進制數(shù)碼的寄存器。 A.N-1 B.N C.N+1 D.2N30同步時序電路和異步時序電路比較，其差異在于后者 B 。A.沒有觸發(fā)器 B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài) D.輸出只與內(nèi)部狀態(tài)有關(guān)31一位8421BCD碼計數(shù)

13、器至少需要 B 個觸發(fā)器。A.3 B.4 C.5 D.1032.欲設(shè)計0，1，2，3，4，5，6，7這幾個數(shù)的計數(shù)器，如果設(shè)計合理，采用同步二進制計數(shù)器，最少應(yīng)使用 B 級觸發(fā)器。A.2 B.3 C.4 D.8338位移位寄存器，串行輸入時經(jīng) D 個脈沖后，8位數(shù)碼全部移入寄存器中。A.1 B.2 C.4 D.834用二進制異步計數(shù)器從0做加法，計到十進制數(shù)178，則最少需要 D 個觸發(fā)器。A.2 B.6 C.7 D.8 E.10二、 判斷題（正確打，錯誤的打×）1. 方波的占空比為0.5。（ ）2. 8421碼1001比0001大。（ ×） 3. 數(shù)字電路中用“1”和“0

14、”分別表示兩種狀態(tài),二者無大小之分。（ ）4八進制數(shù)（18）8比十進制數(shù)（18）10小。（ × ）5當傳送十進制數(shù)5時，在8421奇校驗碼的校驗位上值應(yīng)為1。（ ）6在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字信號。（ ）7占空比的公式為：q = t w / T，則周期T越大占空比q越小。（ ）8十進制數(shù)（9）10比十六進制數(shù)（9）16小。（ × ）9 邏輯變量的取值，比大。（ × ）。10 異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（ ）。11若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。（ ）。12若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然

15、不相等。（ ）13若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。（× ）14邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對偶式再作對偶變換也還原為它本身。（ ）15邏輯函數(shù)Y=A+B+C+B已是最簡與或表達式。（ × ）10對邏輯函數(shù)Y=A+B+C+B利用代入規(guī)則，令A(yù)=BC代入，得Y= BC+B+C+B=C+B成立。（ × ）16 當TTL與非門的輸入端懸空時相當于輸入為邏輯1。（ ）17普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損壞器件。（ ）18三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ × ）19一般TTL門電路的輸出

16、端可以直接相連，實現(xiàn)線與。（ × ）20TTL OC門（集電極開路門）的輸出端可以直接相連，實現(xiàn)線與。（ ）21.共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。（ × ）22.數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（ ）23.用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。（ × ）24.D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能。（ × ）25.RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（ ）26.同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（ ）27.若要實現(xiàn)一個可暫停的

17、一位二進制計數(shù)器，控制信號A=0計數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。（× ）28.同步時序電路由組合電路和存儲器兩部分組成。（ ）27.組合電路不含有記憶功能的器件。（ ）28.時序電路不含有記憶功能的器件。（ × ）29.同步時序電路具有統(tǒng)一的時鐘CP控制。（ ）30.異步時序電路的各級觸發(fā)器類型不同。（ × ）31.計數(shù)器的模是指構(gòu)成計數(shù)器的觸發(fā)器的個數(shù)。（× ）32.計數(shù)器的模是指對輸入的計數(shù)脈沖的個數(shù)。（ ）三、 填空題1. 數(shù)字信號的特點是在 時間 上和 幅度 上都是斷續(xù)變化的，其高電平和低電平常用 1 和 0 來表示。8. 邏輯代數(shù)

18、又稱為 布爾 代數(shù)。最基本的邏輯關(guān)系有 與 、 或、 非 三種。常用的幾種導(dǎo)出的邏輯運算為 與非 、 與或 、 與或非 、 異或 、 同或 。9. 邏輯函數(shù)的常用表示方法有 真值表 、 表達式 、 邏輯圖 、卡諾圖。10. 邏輯代數(shù)中與普通代數(shù)相似的定律有 交換律 、 結(jié)合律 、 分配律 。摩根定律又稱為 反演律 。11. 邏輯代數(shù)的三個重要規(guī)則是 代入規(guī)則 、 反演規(guī)則 、 對偶規(guī)則 。12邏輯函數(shù)F=+B+D的反函數(shù)= AB(C+) 。13邏輯函數(shù)F=A（B+C）·1的對偶函數(shù)是 A+BC+0 。14已知函數(shù)的對偶式為+，則它的原函數(shù)為 。15. 集電極開路門的英文縮寫為 OC

19、門，工作時必須外加 電源 和 電阻。16OC門稱為 集電極開路 門，多個OC門輸出端并聯(lián)到一起可實現(xiàn) 線與功能。17觸發(fā)器有 2 個穩(wěn)態(tài)，存儲8位二進制信息要 3 個觸發(fā)器。18一個基本RS觸發(fā)器在正常工作時，它的約束條件是+=1，則它不允許輸入= 0 且= 0 的信號。19觸發(fā)器有兩個互補的輸出端Q、，定義觸發(fā)器的1狀態(tài)為 Q=1 =0 ，0狀態(tài)為 Q=0 =1 ，可見觸發(fā)器的狀態(tài)指的是 Q 端的狀態(tài)。20一個基本RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信號，因此它的約束條件是 RS=0 。21在一個CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的 空翻 ，觸發(fā)方式為 主從

20、式或 邊沿 式的觸發(fā)器不會出現(xiàn)這種現(xiàn)象。22半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共陰極 接法和共 陽極 接法。23對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用 低 電平驅(qū)動的七段顯示譯碼器。24數(shù)字電路按照是否有記憶功能通常可分為兩類： 組合邏輯電路 、 時序邏輯電路(有記憶動能) 。25由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生 4 個順序脈沖。26時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為 同步 時序電路和 異步 時序電路。四、 綜合題1. 用公式法和用卡諾圖化簡邏輯函數(shù)（第一章例題及作業(yè)，重點：1-19）2. 組合邏輯電路的分析和設(shè)計（第三章第二節(jié)寫真值表、卡諾圖、邏輯圖）3. 用

21、譯碼器（74LS138）或數(shù)據(jù)選擇器（74LS151）實現(xiàn)邏輯函數(shù)（3.4.1及3.5.2，例題3-8、3-11，習題3-16、3-17）4. 在給定的觸發(fā)器的邏輯電路圖和輸入信號波形，畫出觸發(fā)器輸出波形（主要是：D觸發(fā)器和JK觸發(fā)器、習題：4-7、4-8）5. 時序電路的分析（第五章第二節(jié)，例題5-1、5-3，習題5-4、5-6）6. 同步式集成計數(shù)器74LS161實現(xiàn)任意進制的計數(shù)器（用復(fù)位法或置位法）（5.4.5節(jié)，例題：5-6、5-7，注意會改其他進制數(shù)計數(shù)器）一、選擇題1以下代碼中為無權(quán)碼的為 。 A. 8421BCD碼 B. 5421BCD碼 C. 余三碼 D. 格雷碼2以下代碼中

22、為恒權(quán)碼的為 。A.8421BCD碼 B. 5421BCD碼 C. 余三碼 D. 格雷碼4十進制數(shù)25用8421BCD碼表示為 。A.10 101 B.0010 0101 C.100101 D.101015與十進制數(shù)（53.5）10等值的數(shù)或代碼為 。A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)86與八進制數(shù)(47.3)8等值的數(shù)為：A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)27. 常用的BCD碼有 。A.奇偶校驗碼 B.格雷碼 C.8421碼 D.余三碼

23、8與模擬電路相比，數(shù)字電路主要的優(yōu)點有 。A.容易設(shè)計 B.通用性強 C.保密性好 D.抗干擾能力強9. 以下表達式中符合邏輯運算法則的是 。 A.C·C=C2 B.1+1=10 C.0<1 D.A+1=110. 邏輯變量的取值和可以表示： 。 A.開關(guān)的閉合、斷開 B.電位的高、低 C.真與假 D.電流的有、無 11. 當邏輯函數(shù)有n個變量時，共有 個變量取值組合？ A. n B. 2n C. n2 D. 2n12. 邏輯函數(shù)的表示方法中具有唯一性的是 。A .真值表 B.表達式 C.邏輯圖 D.卡諾圖13.F=A+BD+CDE+D= 。A. B. C. D.14.邏輯函數(shù)F

24、= = 。A.B B.A C. D. 16A+BC= 。A .A+B B.A+C C.（A+B）（A+C） D.B+C17在何種輸入情況下，“與非”運算的結(jié)果是邏輯0。 A全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是118在何種輸入情況下，“或非”運算的結(jié)果是邏輯0。 A全部輸入是0 B.全部輸入是1 C.任一輸入為0，其他輸入為1 D.任一輸入為1三、填空題7. 分析數(shù)字電路的主要工具是 ，數(shù)字電路又稱作 。8. 常用的BCD碼有 、 、 、 等。常用的可靠性代碼有 、 等。 10. 邏輯代數(shù)又稱為 代數(shù)。最基本的邏輯關(guān)系有 、 、 三種。常用的幾種導(dǎo)出的邏輯運算為 、

25、、 、 、 。11. 邏輯函數(shù)的常用表示方法有 、 、 。12. 邏輯代數(shù)中與普通代數(shù)相似的定律有 、 、 。摩根定律又稱為 。13. 邏輯代數(shù)的三個重要規(guī)則是 、 、 。14邏輯函數(shù)F=+B+D的反函數(shù)= 。15邏輯函數(shù)F=A（B+C）·1的對偶函數(shù)是 。16添加項公式AB+C+BC=AB+C的對偶式為 。17邏輯函數(shù)F=+A+B+C+D= 。18邏輯函數(shù)F= 。一、選擇題1下列表達式中不存在競爭冒險的有 。 A.Y=+AB B.Y=AB+C C.Y=AB+AB D.Y=(A+)A2若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為 位。 A.5 B.6 C.10 D.503

26、.一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有 個。 A.1 B.2 C.4 D.164.下列各函數(shù)等式中無冒險現(xiàn)象的函數(shù)式有 。 A. B. C. D. E.5函數(shù)，當變量的取值為 時，將出現(xiàn)冒險現(xiàn)象。 A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0D.11101鍵盤的編碼器輸出 位二進制代碼。A.2 B.6 C.7 D.812用三線-八線譯碼器74LS138實現(xiàn)原碼輸出的8路數(shù)據(jù)分配器，應(yīng) 。A.=1，=D，=0 B. =1，=D，=DC.=1，=0，=D D. =D，=0，=013以下電路中，加以適當輔助門電路， 適于實現(xiàn)單輸出組合邏輯電路。A.二進制

27、譯碼器 B.數(shù)據(jù)選擇器 C.數(shù)值比較器 D.七段顯示譯碼器15用三線-八線譯碼器74LS138和輔助門電路實現(xiàn)邏輯函數(shù)Y=，應(yīng) 。A.用與非門，Y= B.用與門，Y=C.用或門，Y= D.用或門，Y=二、判斷題（正確打，錯誤的打×）9. 優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。（ ）10. 編碼與譯碼是互逆的過程。（ ）11. 二進制譯碼器相當于是一個最小項發(fā)生器，便于實現(xiàn)組合邏輯電路。（ ）12. 液晶顯示器的優(yōu)點是功耗極小、工作電壓低。（ ）13. 液晶顯示器可以在完全黑暗的工作環(huán)境中使用。（ ）14. 半導(dǎo)體數(shù)碼顯示器的工作電流大，約10mA左右，因此，需

28、要考慮電流驅(qū)動能力問題。（ ）15. 共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。（ ）16. 數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（ ）17. 用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。（ ）18. 組合邏輯電路中產(chǎn)生競爭冒險的主要原因是輸入信號受到尖峰干擾。（ ）一、選擇題5對于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應(yīng)使輸入T= 。A.0 B.1 C.Q D.8欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端 。A.J=K=0 B.J=Q,K= C.J=,K=Q D.J=Q,K=0 E.J=0,K=9欲使JK觸發(fā)器按Qn+1=n工作，可

29、使JK觸發(fā)器的輸入端 。A.J=K=1 B.J=Q,K= C.J=,K=Q D.J=Q,K=1 E.J=1,K=Q10欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端 。A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 E.J=K=111欲使JK觸發(fā)器按Qn+1=1工作，可使JK觸發(fā)器的輸入端 。A.J=K=1 B.J=1,K=0 C.J=K= D.J=K=0 E.J=,K=012欲使D觸發(fā)器按Qn+1=n工作，應(yīng)使輸入D= 。A.0 B.1 C.Q D.13下列觸發(fā)器中，克服了空翻現(xiàn)象的有 。A.邊沿D觸發(fā)器 B.主從RS觸發(fā)器 C.同步RS觸發(fā)器 D.主從

30、JK觸發(fā)器14下列觸發(fā)器中，沒有約束條件的是 。A.基本RS觸發(fā)器 B.主從RS觸發(fā)器 C.同步RS觸發(fā)器 D.邊沿D觸發(fā)器15描述觸發(fā)器的邏輯功能的方法有 。A.狀態(tài)轉(zhuǎn)換真值表 B.特性方程 C.狀態(tài)轉(zhuǎn)換圖 D.狀態(tài)轉(zhuǎn)換卡諾圖二、判斷題（正確打，錯誤的打×） D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能。（ ） RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（ ） 主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同。（ ） 若要實現(xiàn)一個可暫停的一位二進制計數(shù)器，控制信號A=0計數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。（ ） 由兩個

31、TTL或非門構(gòu)成的基本RS觸發(fā)器，當R=S=0時，觸發(fā)器的狀態(tài)為不定。 對邊沿JK觸發(fā)器，在CP為高電平期間，當J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。（ ）三、填空題2一個基本RS觸發(fā)器在正常工作時，它的約束條件是+=1，則它不允許輸入= 且= 的信號。3觸發(fā)器有兩個互補的輸出端Q、，定義觸發(fā)器的1狀態(tài)為 ，0狀態(tài)為 ，可見觸發(fā)器的狀態(tài)指的是 端的狀態(tài)。4一個基本RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信號，因此它的約束條件是 。5在一個CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的 ，觸發(fā)方式為 式或 式的觸發(fā)器不會出現(xiàn)這種現(xiàn)象。一、選擇題1同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的

32、顯著優(yōu)點是 。 A.工作速度高 B.觸發(fā)器利用率高 C.電路簡單 D.不受時鐘CP控制。2把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到 進制計數(shù)器。 A.4 B.5 C.9 D.203下列邏輯電路中為時序邏輯電路的是 。 A.變量譯碼器 B.加法器 C.數(shù)碼寄存器 D.數(shù)據(jù)選擇器4. N個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進制數(shù)）為 的計數(shù)器。 A.N B.2N C.N2 D.2N5. N個觸發(fā)器可以構(gòu)成能寄存 位二進制數(shù)碼的寄存器。 A.N-1 B.N C.N+1 D.2N6五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器，其計數(shù)長度為 。A.5 B.10 C.25 D.327同步時序電路和異步時序電路比較，其差異在

33、于后者 。A.沒有觸發(fā)器 B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài) D.輸出只與內(nèi)部狀態(tài)有關(guān)8一位8421BCD碼計數(shù)器至少需要 個觸發(fā)器。A.3 B.4 C.5 D.109.欲設(shè)計0，1，2，3，4，5，6，7這幾個數(shù)的計數(shù)器，如果設(shè)計合理，采用同步二進制計數(shù)器，最少應(yīng)使用 級觸發(fā)器。A.2 B.3 C.4 D.8108位移位寄存器，串行輸入時經(jīng) 個脈沖后，8位數(shù)碼全部移入寄存器中。A.1 B.2 C.4 D.811用二進制異步計數(shù)器從0做加法，計到十進制數(shù)178，則最少需要 個觸發(fā)器。A.2 B.6 C.7 D.8 E.1012某電視機水平-垂直掃描發(fā)生器需要一個分頻器將31500HZ的

34、脈沖轉(zhuǎn)換為60HZ的脈沖，欲構(gòu)成此分頻器至少需要 個觸發(fā)器。A.10 B.60 C.525 D.3150013某移位寄存器的時鐘脈沖頻率為100KHZ，欲將存放在該寄存器中的數(shù)左移8位，完成該操作需要 時間。A.10S B.80S C.100S D.800ms14.若用JK觸發(fā)器來實現(xiàn)特性方程為，則JK端的方程為 。A.J=AB，K= B.J=AB，K= C.J=，K=AB D.J=，K=AB15要產(chǎn)生10個順序脈沖，若用四位雙向移位寄存器CT74LS194來實現(xiàn)，需要 片。A.3 B.4 C.5 D.1016若要設(shè)計一個脈沖序列為1101001110的序列脈沖發(fā)生器，應(yīng)選用 個觸發(fā)器。A.2

35、 B.3 C.4 D.10二、判斷題（正確打，錯誤的打×）1同步時序電路由組合電路和存儲器兩部分組成。（ ）2組合電路不含有記憶功能的器件。（ ）3時序電路不含有記憶功能的器件。（ ）4同步時序電路具有統(tǒng)一的時鐘CP控制。（ ）5異步時序電路的各級觸發(fā)器類型不同。（ ）6環(huán)形計數(shù)器在每個時鐘脈沖CP作用時，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。（ ）7環(huán)形計數(shù)器如果不作自啟動修改，則總有孤立狀態(tài)存在。（ ）8計數(shù)器的模是指構(gòu)成計數(shù)器的觸發(fā)器的個數(shù)。（ ）9計數(shù)器的模是指對輸入的計數(shù)脈沖的個數(shù)。（ ）10D觸發(fā)器的特征方程Qn+1=D，而與Qn無關(guān)，所以，D觸發(fā)器不是時序電路。（ ）11在同步時

36、序電路的設(shè)計中，若最簡狀態(tài)表中的狀態(tài)數(shù)為2N，而又是用N級觸發(fā)器來實現(xiàn)其電路，則不需檢查電路的自啟動性。（ ）12把一個5進制計數(shù)器與一個10進制計數(shù)器串聯(lián)可得到15進制計數(shù)器。（ ）13同步二進制計數(shù)器的電路比異步二進制計數(shù)器復(fù)雜，所以實際應(yīng)用中較少使用同步二進制計數(shù)器。（ ）14利用反饋歸零法獲得N進制計數(shù)器時，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（ ）三、填空題1寄存器按照功能不同可分為兩類： 寄存器和 寄存器。2數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾?、 。3由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生 個順序脈沖。4時序邏輯電路按照其觸發(fā)器是

37、否有統(tǒng)一的時鐘控制分為 時序電路和 時序電路。一、選擇題（每小題2分，共20分）1 八進制（273）8中，它的第三位數(shù)2 的位權(quán)為_B_。A(128)10 B(64)10 C(256)10 D(8)102. 已知邏輯表達式，與它功能相等的函數(shù)表達式_B_。A B C D 3. 數(shù)字系統(tǒng)中，采用_C_可以將減法運算轉(zhuǎn)化為加法運算。A 原碼 BASCII碼 C 補碼 D BCD碼4對于如圖所示波形,其反映的邏輯關(guān)系是_B_。A與關(guān)系B 異或關(guān)系 C同或關(guān)系D無法判斷5 連續(xù)異或1985個1的結(jié)果是_B_。A0B1 C不確定D邏輯概念錯誤6. 與邏輯函數(shù) 功能相等的表達式為_C_。 A B C D7

38、下列所給三態(tài)門中，能實現(xiàn)C=0時，F(xiàn)=；C=1時，F(xiàn)為高阻態(tài)的邏輯功能的是_A_ BFCBA&ÑENCBAF&ÑENAFCBA&ÑENDFCBA&ÑENC8. 如圖所示電路，若輸入CP脈沖的頻率為100KHZ，則輸出Q的頻率為_D_。CPQQDC A 500KHz B200KHz C 100KHz D50KHz9下列器件中，屬于時序部件的是_A_。A 計數(shù)器 B 譯碼器 C 加法器 D多路選擇器10下圖是共陰極七段LED數(shù)碼管顯示譯碼器框圖，若要顯示字符“5”，則譯碼器輸出ag應(yīng)為_C_。 A 0100100 B11000

39、11 C 1011011 D0011011共陰極LED數(shù)碼管A B C D a b c d e f g譯碼器gfdecab 二、填空題（每小題2分，共20分）11.TTL電路的電源是_5_V，高電平1對應(yīng)的電壓范圍是_2.4-5_V。12.N個輸入端的二進制譯碼器，共有_個輸出端。對于每一組輸入代碼，有_1_個輸出端是有效電平。13.給36個字符編碼，至少需要_6_位二進制數(shù)。 14.存儲12位二進制信息需要_12_個觸發(fā)器。15.按邏輯功能分類，觸發(fā)器可分為_RS_、_D_、_JK_、_T_等四種類型。16.對于D觸發(fā)器，若現(xiàn)態(tài)Qn= 0，要使次態(tài)Qn+1=0,則輸入D=_0_。17.請寫出

40、描述觸發(fā)器邏輯功能的幾種方式_特性表、特性方程、狀態(tài)圖、波形圖_。18.多個集電極開路門（OC門）的輸出端可以 _線與_。19.T觸發(fā)器的特性方程是_,當T=1時,特性方程為_,這時觸發(fā)器可以用來作_2分頻器_。20構(gòu)造一個十進制的異步加法計數(shù)器，需要多少個 _4_觸發(fā)器。計數(shù)器的進位Cy的頻率與計數(shù)器時鐘脈沖CP的頻率之間的關(guān)系是_110_。21用卡諾圖化簡下列邏輯函數(shù)解：畫出邏輯函數(shù)F的卡諾圖。得到CDAB00011110001110111111110111 22 （本題滿分8分）電路如圖所示，D觸發(fā)器是正邊沿觸發(fā)器，圖中給出了時鐘CP及輸入K的波形。（1）試寫出電路次態(tài)輸出邏輯表達式。（2）畫出的波形。QCPKD QC Q=1QQQKCP解：23（本題滿分10分）分析圖示邏輯電路，求出F的邏輯函數(shù)表達式，化簡后用最少的與非門實現(xiàn)之，并畫出邏輯電路圖。 解:四、綜合應(yīng)用題（每小題10分，共20分）26 下圖是由三個D觸發(fā)器構(gòu)成的寄存器，試問它是完成什么功能的寄存器？設(shè)它初始狀態(tài)Q2 Q1 Q0 =110，在加入1