集成復(fù)習(xí)整理

1、第一章1.1 集成電路的印象體積小質(zhì)量輕；高速度；低功耗；高可靠性；電子整機低成本；電子產(chǎn)品設(shè)計周期短微電子學(xué)微型電子學(xué)；核心集成電路；微電子技術(shù)專指從事半導(dǎo)體集成電路設(shè)計和制造的工作，由于多用材料主要是半導(dǎo)體，因此又常稱為半導(dǎo)體集成電路；由于整個電路在一層薄如紙的一層硅片內(nèi)完成，有人將半導(dǎo)體集成電路為芯片或半導(dǎo)體芯片。1956年，晶體管的發(fā)明人威廉·肖克利 (William Shockley) 在斯坦福大學(xué)南邊的山景城創(chuàng)立肖克利半導(dǎo)體實驗室。1957年，肖克利決定停止對硅晶體管的研究。當(dāng)時公司的八位工程師出走成立了仙童 (Fairchild) 半導(dǎo)體公司，稱為“八叛逆”?！鞍伺涯妗?/p>

2、里的諾伊斯和摩爾后來創(chuàng)辦了英特爾 (Intel) 公司。在仙童工作過的人中，斯波克后來成為國民半導(dǎo)體公司的CEO，另一位桑德斯則創(chuàng)辦了AMD公司。英特爾仍是全球最大半導(dǎo)體廠商集成電路的制造：400多道工序；芯片制造過程：晶圓處理、晶圓針測、封裝、成品測試等；在晶圓上制作電路及電子元件，晶圓上就形成了一個個的小格，即晶粒。對每個晶粒檢測其電氣特性，并將不合格的晶粒標(biāo)上記號后，將晶圓切開，分割成一顆顆單獨的晶粒。處理后的晶圓排滿成百上千個集成電路。晶圓是指硅半導(dǎo)體積體電路制作所用的硅晶片，由于其形狀為圓形，故稱為晶圓；在硅晶片上可加工制作成各種電路元件結(jié)構(gòu)，而成為有特定電性功能之IC產(chǎn)品。晶圓的原

3、始材料是硅，而地殼表面有用之不竭的二氧化硅。二氧化硅礦石經(jīng)由電弧爐提煉，鹽酸氯化，并經(jīng)蒸餾后，制成了高純度的多晶硅，其純度高達(dá)0.99999999999。晶圓制造廠再將此多晶硅融解，再于融液內(nèi)摻入一小粒的硅晶體晶種，然后將其慢慢拉出，以形成圓柱狀的單晶硅晶棒，由于硅晶棒是由一顆小晶粒在熔融態(tài)的硅原料中逐漸生成，此過程稱為“長晶”。硅晶棒再經(jīng)過研磨，拋光，切片后，即成為積體電路工廠的基本原料硅晶圓片，這就是“晶圓”。 在一塊半徑為R的圓形晶圓片上制造面積為A的方形芯片的晶圓面積利用率為：晶片直徑越大，晶片利用率越高，芯片制造成本下降把某個獨立功能電路采用集成技術(shù)制作在一個芯片中，形成一個獨立的電

4、子器件，這個電子器件就叫集成電路。集成電路與分離元件相比，主要有如下幾個優(yōu)點：1，通常只有幾克；2，電路工作速度的提高是以減小尺寸獲得的。微電子加工技術(shù)的特征尺寸已進(jìn)入深亞微米，縮小特征尺寸的目的之一是為了提高芯片的集成度，而更重要的是為了達(dá)到電路的更高速度；3，（1）尺寸縮小，驅(qū)動電路所需的功率隨之也減小；（2）降低功耗的目的不僅僅是為了節(jié)省電能，更重要的是為了提高芯片的集成度（過高的功耗會使芯片因發(fā)熱而損壞）；4，整個電子系統(tǒng)的可靠性，通常與分立元件的個數(shù)成反比。采用大規(guī)模集成電路后，元器件數(shù)目和外部的接觸點都大大減小，因而可靠性得到很大提高。5，大幅度減少印刷電路和接插件，減小電子產(chǎn)品的

5、體積和質(zhì)量，減小裝配和調(diào)試費用。IC的技術(shù)特點 具有獨立的電路功能； 是一個獨立的物理器件； 具有獨立的外特性IC的應(yīng)用特點 易于使用（簡化電子系統(tǒng)設(shè)計） 性能良好（提高了電路性能） 參數(shù)穩(wěn)定；SIC（Standard IC）不針對任何用戶，可大批量生產(chǎn)，如通用的微處理器芯片、通用存儲器芯片等。通常采用全定制設(shè)計，以便獲得最佳性能。 ASIC Application Specific Integrated Circuit.專用集成電路或?qū)Ｓ眯酒?集成分類：集成電路集成度的提高主要依賴于：（1）晶體管尺寸的縮小；（2）芯片面積的增大（60年代是1mm2，20世紀(jì)末超過了1cm*1cm）。 集成

6、度：一塊集成電路芯片（單位面積）中所包含的元器件（晶體管）數(shù)目【真空電子管】金屬里是有電子的，在很高的電壓作用下有可能把冷金屬里的電子拉出來，在不太高的電壓作用下也可能把熱金屬里的電子拉出來。 現(xiàn)在我們把兩塊金屬封在一個真空的玻璃管里，一塊加熱一塊不加熱，那么我們就可以輕易把熱金屬里的電子拉向冷金屬，而很難把冷金屬的電子拉向熱金屬。這樣就使得這個管子具有了單向?qū)щ姷奶匦?，電子從熱金屬飛向冷金屬，在物理上就定義為電流從冷金屬流向了熱金屬。使用真空的原因是為了避免空氣分子對電子運動造成不利影響。 以上就是電子二極管的原理，它的特性是單向?qū)щ?，熱金屬為陰極（負(fù)極），冷金屬為陽極（正極）。陰極通常是用

7、燈絲或者旁邊裝有燈絲的金屬片制作的，而陽極則是普通金屬片。摩爾定律：集成電路芯片的集成度每三年提高4倍（18個月翻一番），而加工特征尺寸縮小 倍。 集成電路的發(fā)展方向Ø 特征尺寸繼續(xù)等比例縮??；Ø 晶圓尺寸向300mm以上大小發(fā)展；Ø 銅導(dǎo)線技術(shù)廣泛應(yīng)用，新材料和新型器件不斷涌現(xiàn)；Ø 集成電路(IC)將發(fā)展成為系統(tǒng)芯片(SOC)；Ø 微電子技術(shù)與其它學(xué)科相結(jié)合，誕生出一系列嶄新的學(xué)科和重大的經(jīng)濟(jì)增長點：Ø MEMS(微機電系統(tǒng))：微電子技術(shù)與機械、光學(xué)等領(lǐng)域結(jié)合而誕生的Ø 生物芯片：微電子技術(shù)與生物工程技術(shù)結(jié)合的產(chǎn)物。 Q1

8、：描述集成電路工藝技術(shù)水平的技術(shù)指標(biāo)有： 特征尺寸 、 晶片直徑 、芯片（Die）面積、集成度以及封裝。 Q2: 摩爾定律是什么？ 集成電路芯片的集成度每三年提高4倍（18個月翻一番），而加工特征尺寸縮小 倍。 Q3: 如何理解平面工藝？ 所謂平面工藝（ The planar process ），就是利用光刻和掩蔽摻雜技術(shù)在半導(dǎo)體晶片的表面層制作二極管或晶體管等器件，使其所有電極皆由其表面引出，因而容易在同一塊晶片上制作許多不同的器件，然后再用光刻技術(shù)將金屬膜制成互連線，將這些器件聯(lián)結(jié)成一個電路，即集成電路。第二章Q1： Fabless （無生產(chǎn)線）& Foundry（代工廠 ）的關(guān)系

9、如何？ Fabless根據(jù)Foundry提供的PDK文件設(shè)計出自己需要的IC的版圖，發(fā)給Foundry ，由后者負(fù)責(zé)制造IC，把成品發(fā)回Fabless進(jìn)行測試和性能測試，反饋給Foundry，知道達(dá)標(biāo)。Q2：你如何理解集成電路的版圖（Layout）？版圖是集成電路設(shè)計者將設(shè)計模擬和優(yōu)化后的電路轉(zhuǎn)化為一些列的幾何圖形，他包含了集成電路尺寸、各層拓?fù)涠x等期間相關(guān)的物理信息數(shù)據(jù)；制造廠家根據(jù)這些數(shù)據(jù)制造掩膜；一層掩膜對應(yīng)一種工藝制造的一道或數(shù)道工序。集成電路版圖的概念 集成電路的版圖定義為制造集成電路時所用的掩膜上的幾何圖形，這些幾何圖形包括如下幾層：n阱、有源區(qū)、多晶硅、n+和p+注入、接觸孔以

10、及金屬層。集成電路從 60年代開始 ,經(jīng)歷了小規(guī)模集成 ,中規(guī)模集成 ,大規(guī)模集成 ,到目前的超大規(guī)模集成。單個芯片上已經(jīng)可以制作含幾百萬個晶體管的一個完整的數(shù)字系統(tǒng)或數(shù)?；旌系碾娮酉到y(tǒng)。在整個設(shè)計過程中,版圖 (layout)設(shè)計或者稱作物理設(shè)計 (physical design)是其中重要的一環(huán)。他是把每個原件的電路表示轉(zhuǎn)換成集合表示 ,同時 ,元件間連接的線網(wǎng)也被轉(zhuǎn)換成幾何連線圖形。對于復(fù)雜的版圖設(shè)計 ,一般把版圖設(shè)計分成若干個子步驟進(jìn)行:劃分為了將處理問題的規(guī)?？s小 

11、,通常把整個電路劃分成若干個模塊。版圖規(guī)劃和布局是為了每個模塊和整個芯片選擇一個好的布圖方案。布線完成模塊間的互連 ,并進(jìn)一步優(yōu)化布線結(jié)果。壓縮是布線完成后的優(yōu)化處理過程 ,他試圖進(jìn)一步減小芯片的面積。 版圖設(shè)計方法可以從不同角度對版圖設(shè)計方法進(jìn)行分類。如果按設(shè)計自動化程度來分 ,可將版圖設(shè)計方法分成手工設(shè)計和自動設(shè)計 2大類。如果按照對布局布線位置的限制和布局模塊的限制來分 ,則可把設(shè)計方法分成全定制 (fu ll cu stom )和半定制 (semi cust

12、om ) 2大類。而對于全定制設(shè)計模式 ,目前有 3種 CAD工具服務(wù)于他 :幾何圖形的交互圖形編輯、符號法和積木塊自動布圖。對于兩極運算放大器版圖設(shè)計的例子 ,采用的是 T anner公司的 L Edit軟件。這是一種廣泛使用在微機上的交互圖形編輯器。設(shè)計者將手工設(shè)計好的版圖草圖用一個交互圖形編輯器輸入計算機并進(jìn)行編輯。因而此方法也被分類成手工設(shè)計方法。因為手工設(shè)計方法不可避免的會產(chǎn)生誤會 ,因此 ,必須在版圖編輯后進(jìn)行版圖驗證。版圖驗證包括設(shè)計規(guī)則檢查 

13、;DRC (a design rule checker)、電學(xué)規(guī)則檢查 ERC (a electrics rule checker)、版圖參數(shù)提取 LPE (layoutparameter ex traction)、版圖和原理圖對照檢查 LVS (layout vs1 schem atic)。當(dāng)然這些驗證 L Edit就可以完成。近幾年來，人們已投入很大力量研究版圖設(shè)計自動化，希望用以代替設(shè)計師的

14、一部分勞動。然而在較復(fù)雜的場合，有些程序的應(yīng)用遇到了阻力，需要人工干預(yù)幫助解決問題。人工設(shè)計得到的器件版圖密度一般高于用自動化版圖設(shè)計和布線程序所得到的密度，因而人機交互式版圖設(shè)計和布線程序得到了廣泛的應(yīng)用。一、半導(dǎo)體的導(dǎo)電類型和電阻率受雜質(zhì)的影響極大，要想把半導(dǎo)體的各種性能參數(shù)置于人們的控制之下，首先是要把材料提純到需要的純度；二、半導(dǎo)體結(jié)構(gòu)上的不完整性也會對半導(dǎo)體的性能帶來極大影響，因而制造半導(dǎo)體器件以及集成電路絕大部分是使用半導(dǎo)體單晶。 掩膜：在半導(dǎo)體制造中，許多芯片工藝步驟采用光刻技術(shù)，用于這些步驟的圖形“底片”稱為掩膜。掩膜作用：在硅片上選定的區(qū)域中對一個不透明的圖形模板掩膜，繼而下

15、面的腐蝕或擴散將只影響選定的區(qū)域Ø 潔凈級別通常有（10級）、100級、（1 000級）、10 000級、100 000級；Ø 所謂100 000級是指每立方英尺空氣中，0.5mm的塵埃不超過100 000顆。2.2 從設(shè)計到制造流程簡述Ø 集成器件生產(chǎn)商（IDM）：垂直整合制造，指從設(shè)計、制造、封裝測試到銷售自有品牌IC都一手包辦的半導(dǎo)體垂直整合型公司Ø 無生產(chǎn)線（Fabless）：設(shè)計工作由有生產(chǎn)線集成電路設(shè)計到無生產(chǎn)線集成電路設(shè)計的發(fā)展過程。 IC設(shè)計單位不擁有生產(chǎn)線，只設(shè)計不生成。Ø 代工（Foundry）：芯片設(shè)計單位和工藝制造單位的

16、分離，即芯片設(shè)計單位可以不擁有生產(chǎn)線而存在和發(fā)展，而芯片制造單位致力于工藝實現(xiàn)，即代客戶加工（簡稱代工）方式。代工方式已成為集成電路技術(shù)發(fā)展的一個重要特征。TSMC臺灣積體電路制造股份有限公司（Taiwan Semiconductor Manufacturing Company）Fabless & FoundryØ Step1：代工單位將經(jīng)過前期開發(fā)確定的一套工藝設(shè)計文件PDK（Process Design Kits)通過因特網(wǎng)傳送給設(shè)計單位。Ø Step2：設(shè)計單位根據(jù)研究項目提出的技術(shù)指標(biāo)，在自己掌握的電路與系統(tǒng)知識的基礎(chǔ)上，利用PDK提供的工藝數(shù)據(jù)和CAD/E

17、DA工具，進(jìn)行電路設(shè)計、電路仿真（或稱模擬）和優(yōu)化、版圖設(shè)計、設(shè)計規(guī)則檢查DRC、參數(shù)提取和版圖電路圖對照LVS，最終生成通常稱之為GDS-格式的版圖文件。再通過因特網(wǎng)傳送到代工單位。Ø Step3：代工單位根據(jù)設(shè)計單位提供的GDS-格式的版圖數(shù)據(jù)，首先制作掩模（Mask），將版圖數(shù)據(jù)定義的圖形固化到鉻板等材料的一套掩模上。Ø Step4：在一張張掩模的參與下，工藝工程師完成芯片的流水式加工，將版圖數(shù)據(jù)定義的圖形最終有序的固化到芯片上。這一過程通常簡稱為“流片” Ø Step5：設(shè)計單位對芯片進(jìn)行參數(shù)測試和性能評估。符合技術(shù)要求時，進(jìn)入系統(tǒng)應(yīng)用。從而完成一次集成電

18、路設(shè)計、制造和測試與應(yīng)用的全過程。80年代：初步形成三業(yè)分離狀態(tài)，制造業(yè)、設(shè)計業(yè)、封裝測試業(yè)；中國集成電路產(chǎn)業(yè)集群化分布進(jìn)一步顯現(xiàn)，已初步形成以長三角、環(huán)渤海，珠三角三大核心區(qū)域聚集發(fā)展的產(chǎn)業(yè)空間格局第三章半導(dǎo)體的基本概念ü 電阻率在10-4-109W·cm之間，而金屬約為10-6 W·cm；絕緣體約為1012W·cm；ü 電阻率對雜質(zhì)極為敏感；ü 一般具有負(fù)的溫度電阻系數(shù)；ü 具有光敏特性；ü 比金屬大得多的溫差電效應(yīng)和霍爾效應(yīng)；承擔(dān)運輸電流的載流子有電子和空穴兩種；根據(jù)其內(nèi)部構(gòu)造特點,固體又可分為幾類嗎?可分為

19、晶體、非晶體和準(zhǔn)晶體三大類。固體指具有確定形狀和體積的物體。晶體：質(zhì)點（分子、原子或離子）在空間有規(guī)則地排列成的，具有整齊的外形，以多面體出現(xiàn)的固體物質(zhì)叫晶體。(1)具有整齊規(guī)則的幾何外形(2)具有固定的熔點(3)有各向異性完全純凈的、不含其他雜質(zhì)且具有晶體結(jié)構(gòu)的半導(dǎo)體稱為本征半導(dǎo)體（Intrinstic）；當(dāng)溫度 T = 0 K 時，半導(dǎo)體不導(dǎo)電，如同絕緣體。 在一定溫度下本征半導(dǎo)體中載流子（Carrier）的濃度是一定的，并且自由電子與空穴的濃度相等。本征激發(fā)：價電子在獲得一定能量（溫度升高或受光照）后，即可掙脫原子核的束縛，成為自由電子（帶負(fù)電），同時共價鍵中留下一個空位，稱為空穴（帶正

20、電）。小結(jié)：半導(dǎo)體中兩種載流子；2. 本征半導(dǎo)體中，自由電子和空穴總是成對出現(xiàn)，稱為 電子 - 空穴對；3. 本征半導(dǎo)體中自由電子和空穴的濃度用 ni 和 pi 表示，顯然 ni = pi ；4. 由于物質(zhì)的運動，自由電子和空穴不斷的產(chǎn)生又不斷的復(fù)合。在一定的溫度下，產(chǎn)生與復(fù)合運動會達(dá)到平衡，載流子的濃度就一定了。5. 載流子的濃度與溫度密切相關(guān)，它隨著溫度的升高，基本按指數(shù)規(guī)律增加。ü 當(dāng)半導(dǎo)體兩端加上外電壓時，在半導(dǎo)體中將出現(xiàn)兩部分電流：電子電流和空穴電流； ü 共價鍵模型ü P型半導(dǎo)體：摻入三價元素后空穴數(shù)目大量增加，空穴導(dǎo)電成為這種半導(dǎo)體的主要導(dǎo)電方式，稱

21、為空穴半導(dǎo)體或 P型半導(dǎo)體。在 P 型半導(dǎo)體中空穴是多數(shù)載流子，自由電子是少數(shù)載流子。ü N型半導(dǎo)體：摻入五價元素后自由電子數(shù)目大量增加，自由電子導(dǎo)電成為這種半導(dǎo)體的主要導(dǎo)電方式，稱為電子半導(dǎo)體或N型半導(dǎo)體。在N 型半導(dǎo)體中自由電子是多數(shù)載流子，空穴是少數(shù)載流子。ü 無論N型或P型半導(dǎo)體都是中性的，對外不顯電性。ü 一定溫度下，兩種載流子的濃度的乘積為恒定值。ü 外加電場時，N型或P型半導(dǎo)體電流主要是多子電流雜質(zhì)半導(dǎo)體相關(guān)ü 外加電場時，N型或P型半導(dǎo)體電流主要是多子電流 ü 多子濃度與少子濃度的乘積在一定溫度下為一常數(shù)，該值由半導(dǎo)體

22、材料的種類和溫度所決定；ü 在單位電場強度作用下，載流子的平均漂移速度稱為載流子的遷移率（載流子的遷移率cm2/V·S ），它反映了載流子在半導(dǎo)體內(nèi)作定向運動的難易程度，其值的大小直接影響器件的工作速度。ü 電阻率是半導(dǎo)體材料的重要參數(shù)，其值大小直接決定于載流子的濃度和遷移率：PS：漂移是自由電子或者空穴在電場的作用下進(jìn)行的運動；擴散則是由于由高濃度向低濃度的地方進(jìn)行的運動。硅(Si)優(yōu)點：原材料豐富，技術(shù)成熟，硅基產(chǎn)品價格低廉；易于生成氧化物SiO2是穩(wěn)定的絕緣介質(zhì)；硅是現(xiàn)代微電子工業(yè)的基礎(chǔ)，市場上90%的IC產(chǎn)品都是基于硅工藝。 五種器件： 雙極型晶體管（BJ

23、T） 結(jié)型場效應(yīng)管（J-FET） PMOS、NMOS、CMOS場效應(yīng)管 雙極CMOS（BiCMOS） 異質(zhì)結(jié)雙極型晶體管（HBT）近年來快速發(fā)展（HBT實際上就是在BJT的基礎(chǔ)上，只是把發(fā)射區(qū)改用寬帶隙的半導(dǎo)體材料，即同質(zhì)的發(fā)射結(jié)采用了異質(zhì)結(jié)來代替。 ）砷化鎵 微波毫米波范圍內(nèi)，GaAs集成電路已處于主導(dǎo)地位； 能在更高溫度下工作并具有更好的抗輻射性能。 三種有源器件：MESFET，HEMT和HBT 目前應(yīng)用最廣泛的半導(dǎo)體，重要性僅次于硅；磷化銦ü 能工作在超高速超高頻；以InP為基礎(chǔ)的HEMT的截止頻率已達(dá)340GHz，成為毫米波高端的支柱產(chǎn)品；廣泛應(yīng)用于光纖通信系統(tǒng)中。三種有源器

24、件： MESFET，HEMT和HBT 技術(shù)缺點是還沒有GaAs技術(shù)那樣成熟。除Si和GaAs外最重要的半導(dǎo)體材料之一；與GaAs一樣容易制成半絕緣體襯底，但完美晶體的制備難度較大，因而目前發(fā)展受限。 碳化硅 適用于制造高壓大功率器件如高壓二極管,功率三極管, 可控硅以及大功率微波器件； 耐高溫、高熱傳導(dǎo)率是目前所知最硬的物質(zhì)之一； 又稱金鋼砂或耐火砂，為六方晶體。IC常見的絕緣材料（通常又稱為電介質(zhì)）按其構(gòu)成元素分為兩大類：有機絕緣材料和無機絕緣材料。 功能包括：充當(dāng)離子注入及熱擴散的掩膜器件表面的鈍化層電隔離SiO2、 SiON和Si3N4是IC系統(tǒng)中常用的幾種絕緣材料IC常見的金屬材料 金

25、屬材料有三個功能： 1. 形成器件本身的接觸線 2. 形成器件間的互連線 3. 形成焊盤肖特基型接觸或歐姆接觸 如果摻雜濃度較低，金屬和半導(dǎo)體結(jié)合面形成肖特基型接觸，構(gòu)成肖特基二極管。 如果摻雜濃度足夠高，以致于隧道效應(yīng)可以抵消勢壘的影響，那么就形成了歐姆接觸(雙向低歐姆電阻值)。 器件互連材料包括金屬，合金，多晶硅，金屬硅化物材料系統(tǒng) 材料系統(tǒng)指的是在由一些基本材料，如Si, GaAs或InP制成的襯底上或襯底內(nèi)，用其它物質(zhì)再生成一層或幾層材料。 材料系統(tǒng)與摻雜過的材料之間的區(qū)別: 在摻雜材料中, 摻雜原子很少 在材料系統(tǒng)中,外來原子的比率較高導(dǎo)入其他材料層的目的是形成特定的能帶，改變載流子

26、的傳輸性能。（又稱為能帶工程） 半導(dǎo)體材料系統(tǒng)是指不同質(zhì)（異質(zhì)）的幾種半導(dǎo)體(GaAs與AlGaAs，InP與InGaAs和Si與SiGe等)組成的層結(jié)構(gòu)。 應(yīng)用： 制作HBT。 制作HEMT。 制作高性能的LED及LD。Ø 半導(dǎo)體/絕緣體材料系統(tǒng)是半導(dǎo)體與絕緣體相結(jié)合的材料系統(tǒng)。其典型代表是絕緣體上硅(SOI: Silicon On Insulator)。Ø SOI: 由于在器件的有源層和襯底之間的隔離層厚，電極與襯底之間的寄生電容大大的減少。器件的速度更快，功率更低。主要是解決芯片的功耗問題第四章 半導(dǎo)體器件基礎(chǔ)單向?qū)щ娦訮N 結(jié)加正向電壓時，PN結(jié)變窄，正向電流較大，

27、PN結(jié)呈現(xiàn)低電阻，處于導(dǎo)通狀態(tài)。PN 結(jié)加正向電壓（正向偏置）：內(nèi)電場被削弱，多子的擴散加強，形成較大的擴散電流。與外電場方向一致PN 結(jié)加反向電壓時，PN結(jié)變寬，反向電流較小，PN結(jié)呈現(xiàn)高電阻，處于截止?fàn)顟B(tài)。溫度越高少子的數(shù)目越多，反向電流將隨溫度急劇增加。2. PN 結(jié)加反向電壓（反向偏置）：內(nèi)電場被加強，少子的漂移加強，由于少子數(shù)量很少，形成很小的反向電流。反向電流又稱反向飽和電流。對溫度十分敏感，隨著溫度升高， IS 將急劇增大。當(dāng)PN上的電壓發(fā)生變化時，PN 結(jié)中儲存的電荷量將隨之發(fā)生變化，使PN結(jié)具有電容效應(yīng)。在信號頻率較高時，須考慮結(jié)電容的作用。 特征尺寸（Feature Siz

28、e）：工藝可以實現(xiàn)的平面結(jié)構(gòu)的最小尺寸，通常指最窄線寬。往往是溝道方向上柵極線條的長度（柵長）。作為現(xiàn)代VLSI的基礎(chǔ)，MOS工藝的發(fā)展史實際上就是VLSI的發(fā)展史。 單極型晶體管也稱場效應(yīng)管，簡稱FET(Field Effect Transistor)。它是一種電壓控制型器件，由輸入電壓產(chǎn)生的電場效應(yīng)來控制輸出電流的大小。它工作時只有一種載流子（多數(shù)載流子）參與導(dǎo)電，故稱為單極型晶體管。 特點： 輸入電阻高，可達(dá)107 1015 ，絕緣柵型場效應(yīng)管(IGFET) 可高達(dá) 1015 。 噪聲低，熱穩(wěn)定性好，工藝簡單，易集成，器件特性便于控制，功耗小，體積小，成本低。 雙極型晶體管也稱晶體三極管

29、，它是一種電流控制型器件，由輸入電流控制輸出電流，其本身具有電流放大作用。它工作時有電子和空穴兩種載流子參與導(dǎo)電過程，故稱為雙極型三極管。 特點： 三極管可用來對微弱信號進(jìn)行放大和作無觸點開關(guān)。它具有結(jié)構(gòu)牢固、壽命長、體積小、耗電省等一系列獨特優(yōu)點，故在各個領(lǐng)域得到廣泛應(yīng)用。 盡管CMOS和大多數(shù)MOS電路輸入有保護(hù)電路，但這些電路吸收瞬變能量有限，太大的瞬變信號會破壞保護(hù)電路， 甚至破壞電路的工作。為防止這種現(xiàn)象發(fā)生，應(yīng)注意以下幾點： 焊接時，電烙鐵外殼應(yīng)接地。 器件插入或拔出插座時，所有電壓均需除去。 不用的輸入端應(yīng)根據(jù)邏輯要求或接電源UDD(與非門)，或接地(或非門)， 或與其它輸入端連

30、接。 輸出級所接電容負(fù)載不能大于500 pF，否則會因輸出級功率過大而損壞電路。 D：Diode，二極管 LD：Laser Diode，激光二極管 PD：Photo-Detector/Diode，光電探測器/二極管 BJT：Bipolar Junction Transistor，雙極型三極管 HBT：Hetero-junction Bipolar Transistor，異質(zhì)結(jié) 雙極型三極管 FET： Field-Effect Transistor，場效應(yīng)晶體管 MESFET：Metal-Semiconductor FET，金屬半導(dǎo)體場效應(yīng)晶體管 HEMT：High Electron Mobil

31、ity Transistor，高電子遷移率晶體管 MOS：Metal-Oxide Semiconductor，金屬-氧化物-半導(dǎo)體 NMOS：N溝道MOSPMOS：P溝道MOS CMOS：Complementary MOS， 互補型MOS BiCMOS：Bipolar CMOS，雙極型CMOS TTL：Transistor- Transistor-Logic，晶體管-晶體管邏輯 ECL：Emitter-Coupled-Logic，射極耦合邏輯 CML：Current-Mode-Logic，電流模邏輯 SCL：Source-Coupled-Logic，源極耦合邏輯 SSI：Small Scale

32、 Integration ，小規(guī)模集成 MSI：Middle SI ，中規(guī)模集成 LSI：Large SI ，大規(guī)模集成 VLSI：Very Large SI，超大規(guī)模集成 ULSI： Ultra-Large SI，超大規(guī)模集成 GSI：Grand SI ，超大規(guī)模集成 Q1： 盡管半導(dǎo)體器件種類眾多，但其在結(jié)構(gòu)上的基本構(gòu)成元素只有3種，分別是PN節(jié)，mos，mes。 Q2：異型半導(dǎo)體接觸會形成耗盡層，耗盡層中只有雜質(zhì)離子，所以耗盡層不能導(dǎo)電。 Q3：以下集成電路器件中，不屬于雙極型器件的是A A. SBD二極管 B. PN結(jié)二極管 C. BJT三極管 D. HBT三極管 Q4：在 C 工藝的

33、晶體管結(jié)構(gòu)中存在大量可高速遷移的電子即二維電子氣（2DEG）。 AMESFET BHBT CHEMT DCMOS 第五章Q1：半導(dǎo)體集成電路薄膜制備的主要工藝有：（ 外延 ）、（氧化 ）、（ 蒸發(fā) ）和（ 淀積 ）。Q2：制版就是要產(chǎn)生一套分層的版圖掩模，為將來進(jìn)行（圖形轉(zhuǎn)移動 ），即將設(shè)計的版圖轉(zhuǎn)移到晶圓上去做準(zhǔn)備。Q3：集成電路工藝中主要影響光刻分辨率的參數(shù)是（曝光光源的波長和 投影光的數(shù)值孔徑 ）。 同質(zhì)外延的目的是用同質(zhì)材料形成具有不同的 摻雜種類及濃度 ，因而具有不同性能的晶體層。外延生長后的襯底適合于制作有各種要求的器件與IC，且可進(jìn)行進(jìn)一步處理。 第七章 MOSFET尺寸按比例縮

34、小的主要含義是指：同時減小_柵極寬度W_、 氧化層厚度tox_和_溝道長度_L_ ，可保持_漏極電流_不變，但導(dǎo)致器件占用面積減小，電路集成度提高。縮小MOSFET尺寸是VLSI發(fā)展的總趨勢！ MOS電容隨柵極電壓的變化呈_凹谷_型，通過測量半導(dǎo)體材料MOS電容的CV特性可以獲得_二氧化硅的厚度tox _ 、 _多數(shù)載流子的數(shù)量_等非常重要的參數(shù)信息。 當(dāng)CMOS工藝發(fā)展到45nm后，MOS管柵極材料由多晶硅逐步變?yōu)榻饘俨牧希瑬叛鯇硬捎酶呓殡姵?shù)材料，其主要用意在于（加厚柵氧層厚度，防止柵極漏電流，而此時，柵極電容保持不變 ）； 當(dāng)CMOS工藝發(fā)展到22nm后，集成電路平面工藝逐漸難以適應(yīng)器件尺寸不斷縮小帶來的各種副效應(yīng)，工藝變?yōu)椋ǚ瞧矫婀に?）工藝。第八章 IC設(shè)計中，版圖的驗證通常包含_DRC_、 ERC_和_LVS_ 等步驟。 FPGA屬于一種特殊的CPLD，其與一般意義上的數(shù)字電路的根本區(qū)別在于FPGA是完全設(shè)計好，但無功能的