一種STN LCD__芯片的__研究介

1、一種STN LCD驅(qū)動芯片的設(shè)計研究介我們所設(shè)計的LCD專用控制芯片應(yīng)具有以下主要功能：以總線形式提供MPU接口；以完整的邏輯控制電路和時序發(fā)生器控制各種顯示功能；管理和控制RAM，便于MPU訪問；為液晶顯示屏提供掃描時序信號和傳輸顯示數(shù)據(jù)；提供功能齊全的控制指令集，便于MPU編程；提供可選擇的不同偏壓比的驅(qū)動電壓。該驅(qū)動芯片有133個COM和SEG輸出，有高速的8比特并行8080/6800MPU接口及串行接口，芯片內(nèi)含65×132的RAM，可以在主從方式下工作。芯片采用CMOS工藝設(shè)計，內(nèi)置電源產(chǎn)生電路，具有較低的功耗。點陣LCD驅(qū)動控制芯片的設(shè)計分析基于以上要求，我們的設(shè)計流程為

2、：從整個芯片的功能要求出發(fā)，對芯片功能進行層次化功能模塊劃分，直至較為簡單的底層模塊；然后完成各模塊的功能描述、設(shè)計要求；最后從最底層模塊開始，采用原理圖輸入或Verilog的功能描述等方法對各模塊進行具體的電路設(shè)計或描述，并進一步由底層次模塊構(gòu)成上一層次模塊，直至構(gòu)成最高層，即實現(xiàn)整個芯片的功能。對于每一層次的模塊，應(yīng)采用Verilog語言或基于所設(shè)計的電路原理圖，并根據(jù)該模塊的具體要求進行測試檔描述，從而對該模塊進行功能仿真，直至完成整個芯片的功能仿真測試。我們設(shè)計的LCD驅(qū)動控制芯片主要由六個模塊組成：接口模塊(MPU Interface)、譯碼電路模塊(Command Decoder)

3、、RAM模塊、時序控制模塊(Timing Control Circuit)、驅(qū)動模塊(Drivers)、電源電路模塊(Power Supply Circuit),各模塊根據(jù)需要和具體的電路設(shè)計要求又分為若干底層模塊。MPU接口模塊該模塊共包括6個子模塊：讀寫識別功能塊、操作識別功能塊、命令/數(shù)據(jù)識別功能塊、控制功能塊、串/并轉(zhuǎn)換功能塊、BUS HOLD功能塊。接口模塊是專用芯片控制芯片與MPU通信的接口，數(shù)據(jù)交換的信道。MPU通過它對芯片進行控制，向芯片中寫入命令和顯示數(shù)據(jù)，或從芯片中讀出狀態(tài)和顯示數(shù)據(jù)。由于不同MPU控制信號的定義不同，讀/寫操作又分并行、串行兩種方式，因此，為提高芯片兼容性

4、，接口的要設(shè)計就考慮多種情況。專用芯片通過增加內(nèi)部組合邏輯的復(fù)雜性，可以兼容6800 series和8080 series兩種主流MPU的控制信號，支持串行、并行操作。下面就6800 series并行模式來分析INTERFACE模塊的工作過程。讀寫識別功能塊在引腳P/NS、C86的控制下對6800MPU輸出的E、RD/WR信號進行識別，產(chǎn)生讀/寫標志信號，區(qū)分讀/寫操作。操作識別功能塊在片選信號有效的情況下，通過檢測讀/寫標志信號，對MPU有無對控制芯片的操作進行識別。若有操作，則產(chǎn)生一個操作標志信號。命令/數(shù)據(jù)識別功能塊在指令輸入的同時，利用操作標志信號鎖存A0信息，作為Command de

5、coder區(qū)分命令/數(shù)據(jù)的依據(jù)。控制功能塊利用操作標志信號，在指令輸入結(jié)束時，產(chǎn)生譯碼使能使信號和系統(tǒng)Busy信號，前者是指令執(zhí)行的前提，后者是順利執(zhí)行的保障。并行I/O電路的雙向三態(tài)門連接著內(nèi)部、外部的Data bus，由讀/寫標志信號決定三態(tài)門打開的時間及方向。串/并轉(zhuǎn)換輔助電路和串/并轉(zhuǎn)換電路受P/NS信號的箝制，不工作，與內(nèi)部Data bus之間由三態(tài)門隔離。Command Decoder譯碼產(chǎn)生模塊該模塊是專用芯片的控制中心，擔負著區(qū)分數(shù)據(jù)/命令，解釋輸入指令的重要作用。它對MPU的各種輸入進行識別，向相關(guān)模塊發(fā)出控制信號，由后者完成指令實現(xiàn)芯片的可編程。我們所設(shè)計的專用芯片共設(shè)置了

6、21條命令。譯碼器的作用是將外部輸入的命令字轉(zhuǎn)化為具有一定寬度的高電位脈沖，從而觸發(fā)相應(yīng)的電路，使其狀態(tài)發(fā)生改變，完成相對應(yīng)的功能。譯碼器采用NMOS與數(shù)組結(jié)構(gòu)。來自MPU的指令代碼通過專用芯片的接口模塊電路產(chǎn)生12個輸入信號，分別為8位命令字輸入端、一個解碼使能端、一個讀/寫判斷端、一個命令/數(shù)據(jù)判斷端、一個復(fù)位端；一個輸入指令代碼對應(yīng)的串聯(lián)NMOS列的數(shù)目并不固定，可以是一個，也可以是多個，這與指令實現(xiàn)的復(fù)雜程度和每條控制線的控制功能強弱有關(guān)。輸出端也是如此。這樣，一條指令代碼可以是1位也可以是8位，并可控制多個功能模塊，大大增加了控制的靈活性和有效性。 RAM模塊該模塊用于存放將要顯示的

7、數(shù)據(jù)，起緩沖區(qū)的作用，主要包括RAM數(shù)組、頁地址電路、列地址電路、行地址電路及顯示數(shù)據(jù)的鎖存電路等子模塊。RAM模塊作為控制芯片的中樞，一方面以字節(jié)(D0-D7)為單位被MPU讀/寫，另一方面可以以行為單位向LCD輸出。MPU對RAM的讀/寫需要列地址、頁地址和I/O Buffer的配合。列地址電路提供列地址，通過Column decoder選中一根字線；頁地址寄存器通過頁譯碼器選中8對或1對位線。這樣，MPU就可通過I/O Buffer對字線、位線交匯處的RAM單元進行讀/寫操作。RAM進行數(shù)據(jù)的輸出需要行地址電路和顯示數(shù)據(jù)的鎖存電路和配合。行地址電路對RAM以行為單位進行掃描，實現(xiàn)100位

8、同時輸出；顯示鎖存電路保證顯示數(shù)據(jù)的穩(wěn)定輸出，并實現(xiàn)顯示的正向或反向等實用功能。對RAM的操作來自于兩個方面：一方面MPU通過接口RAM中的數(shù)據(jù)進行讀/寫，另一方面，RAM中的數(shù)據(jù)通過Drivers，輸出到液晶顯示器。通過頁地址和列地址，MPU可選中RAM中的一個字(8bits或1bits)；通過I/O buffer可對RAM中的數(shù)據(jù)進行讀/寫。下面具體分析RAM讀寫資料過程。開始工作時，控制芯片首先要對引腳進行設(shè)定。假定CS1=1，CS2=1片選有效，M/S=1主片工作，C86=1選擇8080MPU，RES=1復(fù)位無效，P/S=1選擇并行輸入方式。然后MPU通過控制芯片接口模塊向其輸入指令代

9、碼，即設(shè)置地址的命令。指令代碼一般由全指令或指令加數(shù)據(jù)混合組成。控制芯片根據(jù)引腳A0區(qū)分輸入的是命令還是資料，并根據(jù)引腳WR和引腳RD來判斷讀或?qū)懝δ?。當A0=0，WR=1時，控制芯片便把指令代碼作為命令輸入指令譯碼器。譯碼器譯出后產(chǎn)生正脈沖作為地址對應(yīng)的端口選擇信號，根據(jù)D0-D3選中某一頁。接下來，MPU發(fā)出列地址設(shè)置命令選中某一列。最后，MPU向RAM寫入顯示數(shù)據(jù)，即某一頁某一列的8位數(shù)據(jù)，此時A0=1，控制芯片打開I/O雙向門；MPU輸入的數(shù)據(jù)D0-D7先被送至BUS HOLD鎖存，再由寫命令解碼產(chǎn)生的寫脈沖打開RAM I/O雙向門，把8位顯示數(shù)據(jù)寫入RAM。至此數(shù)據(jù)寫入過程便告完成。

10、不過，在寫入顯示數(shù)據(jù)過程中，執(zhí)行每條命令時，MPU要從芯片讀出狀態(tài)信息，以判斷此條命令是否能立即執(zhí)行，以協(xié)調(diào)MPU和LCD專用控制芯片速度的不一致性。時序控制模塊該模塊是實現(xiàn)顯示輸出的時序信號發(fā)生和控制中心。LCD專用芯片的時序產(chǎn)生電路主要由幾個電路模塊組成：振蕩產(chǎn)生電路、顯示控制電路、顯示時序控制電路、FR信號產(chǎn)生電路、靜態(tài)指示產(chǎn)生電路、COMS產(chǎn)生電路、基本時序產(chǎn)生電路、基本時序控制電路等等。 時序控制模塊通過時序邏輯和組合邏輯產(chǎn)生多個時序信號，控制行地址譯碼電路及顯示數(shù)據(jù)的鎖存電路，從而實現(xiàn)RAM數(shù)據(jù)的整行輸出；控制COM端移位寄存器COM driver的行掃描；控制升壓電路實現(xiàn)工作電壓

11、自提供；輸出FRS信號實現(xiàn)對靜態(tài)指示器的驅(qū)動。該模塊對芯片內(nèi)RAM顯示數(shù)據(jù)的輸出控制過程為：RAM中存儲的數(shù)據(jù)輸出顯示，首先要進行初始行設(shè)置。由于一幀顯示RAM中32行的資料，因此，需要時鐘信號來控制。由振蕩器產(chǎn)生頻率為Fcl基本時鐘信號，它把RAM中的一行數(shù)據(jù)輸出到鎖存器，并同步產(chǎn)生行移位元信號。二者配合完成一幀32行數(shù)據(jù)的連續(xù)輸出。送入鎖存器的顯示數(shù)據(jù)還可受MPU外部命令控制，產(chǎn)生正反顯、全亮全滅、滾屏等效果。驅(qū)動器模塊該模塊是專用芯片與液晶顯示器的接口，其作用是提高驅(qū)動能力、實現(xiàn)偏壓顯示、實現(xiàn)偏壓極性的轉(zhuǎn)換。它包括COM驅(qū)動器、SEG驅(qū)動器及COM的移位寄存器。SEG驅(qū)動器向液晶顯示器提

12、供顯示數(shù)據(jù)；COM驅(qū)動器向液晶顯示器提供行掃描信號。在COM和SEG的配合下，實現(xiàn)RAM矩陣內(nèi)容的液晶顯示。COM驅(qū)動器由控制電路、電壓變換電路、電壓選擇電路、COMS驅(qū)動電路等子模塊組成。COM移位寄存器與COM驅(qū)動器相配合，向液晶顯示屏提供行掃描信號。COM移位寄存器實現(xiàn)0行-31行行掃描，電壓變換電路和電壓選擇電路實現(xiàn)行驅(qū)動，控制電路實現(xiàn)命令對COM Driver的控制，COMS獨立完成第32行(第5頁)行掃描。SEG驅(qū)動器向液晶顯示屏提供顯示數(shù)據(jù)，該模塊由控制電路、電壓變換電路和電壓選擇電路實現(xiàn)對顯示數(shù)據(jù)鎖存電路輸出RAM數(shù)據(jù)的驅(qū)動，控制電路實現(xiàn)命令對SEG Driver的控制。電源電

13、路模塊該模塊包括數(shù)-模控制接口部分和幾乎全部的模擬電路。從總體結(jié)構(gòu)上分為4個部分：電壓產(chǎn)生控制部分；Vout產(chǎn)生電路；V5產(chǎn)生電路；V1-V4產(chǎn)生電路。電路提供驅(qū)動LCD顯示需要6種電壓，這六種電壓從大到小依次排列如下：VDD、V1、V2、V3、V4、V5。其中，VDD從外部輸入，與數(shù)字電路(Digital Circuit)部分的高電平相同。其它電源可以由內(nèi)部產(chǎn)生，也可以從外部輸入。具體產(chǎn)生步驟如下： 外部輸入?yún)⒖茧娖絍SS2，由電壓提升電路(Booster Circuit)產(chǎn)生VOUT，VOUT是電路中的最低電壓；通過差分形式的電路輸出穩(wěn)定有驅(qū)動能力的V5電壓。這個過程中，可以精確調(diào)節(jié)V5的

14、大小；把由電阻分壓產(chǎn)生的電壓(在VDD和V5之間)，變?yōu)榉€(wěn)定有驅(qū)動能力的電壓V1、V2、V3、V4。各個電源電壓的產(chǎn)生過程都受電源控制電路(Power Control Circuit)的控制。電源控制電路則受DATA BUS的數(shù)據(jù)、COMMAND Decoder產(chǎn)生的譯碼信號及時序產(chǎn)生模塊的時序控制信 號所控制。結(jié)合驅(qū)動和電壓產(chǎn)生模塊設(shè)計，顯示數(shù)據(jù)的驅(qū)動過程為：待顯示的數(shù)據(jù)必須轉(zhuǎn)換為高功率的行列電壓才能驅(qū)動控制LCD顯示屏，因此，鎖存器所存的數(shù)據(jù)要送往列驅(qū)動電路進行電平轉(zhuǎn)換，并經(jīng)電壓選擇后在行驅(qū)動電路珠產(chǎn)生的位信號的控制下輸出顯示。電壓選擇是通過前面所述的原理為防止交叉效應(yīng)由電源電路不同產(chǎn)生的

15、電壓作為顯示和非顯示選擇電壓。同時，行列驅(qū)動電路還受外部命令及時序控制電路控制產(chǎn)生上下掃描變換、指示行閃爍等效果。 Verilog的仿真驗證在上述各模塊結(jié)構(gòu)設(shè)計的基礎(chǔ)上，我們采用Verilog硬件描述語言，對各子模塊直至整個芯片的數(shù)字部分進行了電路設(shè)計驗證，對于電路的模擬部分，主要在電源產(chǎn)生模塊，其功能用Level 3模型進行了Spice模擬，能夠達到芯片工作的要求。Verilog仿真的流程為：從最底層模塊開始，對原理圖輸入的模塊生成Verilog模擬網(wǎng)表或采用Verilog描述該模塊的功能，然后根據(jù)模塊劃分的功能要求，寫出該模塊的測試文件，進行仿真探測，其結(jié)果是否滿足要求；在完成底層模塊之后

16、，可以對高一層次的原理圖生成Verilog仿真網(wǎng)表或用Verilog描述由底層模塊合成的該層次模塊同樣寫出測試檔后進行模擬；最后生成整個芯片的Verilog描述文件，并通過芯片功能的分析寫出測試文件，驗證芯片的功能。在對各模塊的模擬分析中，RAM模塊和譯碼產(chǎn)生模塊采用Verilog的行為級描述，其余模塊由于其電路比較復(fù)雜，且已有一定的設(shè)計經(jīng)驗，因此采用原理圖輸入的設(shè)計方法，模擬時生成Verilog模擬的網(wǎng)表進行。對于模擬電路部分主要在電源電路部分，其內(nèi)部的功能驗證采用Spice模擬，可以達到芯片工作中對各驅(qū)動電壓V1V5的要求。因此，在整個芯片的Verilog模擬時只考慮與該模塊的數(shù)定電路接口

17、的關(guān)系。在對整個芯片的Verilog模擬中，根據(jù)對芯片的指針要求從6個方面對芯片的功能進行全面測試，即芯片的六種工作模式：主模式下并行方式工作，采用內(nèi)部時鐘，與6800MPU接口；主模式下并行方式工作，采用內(nèi)部時鐘，與8080MPU接口；從模式下并行方式工作，采用外部時鐘，與6800MPU接口；從模式下并行方式工作，采用外部時鐘，與8080MPU接口；主模式下進行方式工作，采用內(nèi)部時鐘，與8080或6800MPU接口；從模式下串行方式工作，采用外部時鐘，與8080或6800MPU接口。在每一種工作模式的測試中，測試覆蓋芯片的所有21條指令的工作情況，測試了RAM和MPU的讀寫接口工作情況、RAM中數(shù)據(jù)經(jīng)行掃描并在各命令控制下到驅(qū)動輸出從而實現(xiàn)各種顯示功能等。經(jīng)Verilo