hspice簡明使用手冊

1、HSPICE簡明使用手冊水平有限，如有錯誤請予以改正。還有很多的功能不太了解，希望大家都來補充完善。謝謝！大家也可以把一些自己在調試過程中的bug匯總到一起，給大家作參考。方便以后少犯這種錯誤，最好加上為什么錯了，如何改正。我會建立一個名字為 our_bugs_go_away的文件夾來放大家調試過程中的bug。如果你認真看了正文中的紅字部分，應該就可以使用hspice的基本功能來實現(xiàn)電路模擬。附錄中會有基本的語法，供大家查閱，不一定很全。1. 常用文件類型.sp 網表文件 輸入文件該文件是hspice唯一的輸入文件，用網表形式描述電路。下面會專門講解該文件的幾個基本構成。.mt0 中存放測試數(shù)

2、據 輸出文件.lis 中存放仿真的過程以及仿真時的錯誤 輸出文件2. hspui按鈕的作用Open 打開 .sp文件Simulate 仿真開始Edit LL 觀察.lis文件，debugEdit NL 修改.sp 文件Avanwaves 觀察模擬波形Explore 找到模擬中所用文件的文件夾3.AvanWaves 使用用來觀察模擬得到的波形3.1 results brower 對話框用來選擇要看的是那種分析(tran,dc,ac)的那種波形，雙擊你要看的波形就可以了。3.2主面板 panel# 用來看波形wave list 觀察波形的列表按鈕panels 觀察窗口個數(shù)控制window 觀察窗口

3、顯示控制measure 測量控制，有對某點的測量和點到點的測量configuration 不明tools 不明3.3快捷按鈕 results brower 的開關按鈕 變量運算函數(shù)編輯器 打印測量某點坐標兩點間坐標檢測窗口顯示控制4.sp 文件介紹對于一個用hspice模擬的電路，一般可以分為兩個部分來描述：1 電路單元的.sp文件。名字多為：unit.sp 比如：nand2g.sp它一種子電路的形式，就像我們電路中的一些小單元或者Verilog中的module，用來調用，?？梢詤⒖汲誊娎蠋熃o的.sp文件。2 電路整體.sp文件。名字多為：sim_unit.sp 比如：sim_nand2g.s

4、p一般為電路的頂層部分，用來調用單元電路，用網表來描述整個電路，并聲明激勵源來模擬。可以控制模擬的類型，是直流模擬.dc ，交流模擬（頻域分析）.ac ，瞬態(tài)模擬.tran。這個文件就像是Verilog中的top + testbench。當然編寫網表文件的風格多種多樣，這只是其中一種。在流程后面會有一個.sp文件的講解，告訴大家.sp文件有哪些基本部分，如何寫.sp文件。.sp文件的構成以程序為例5. 完整的模擬流程：直接用記事本建立.sp文件，只要改一下文件擴展名即可?；蛘咧苯訌椭埔粋€.sp文件改個名字。（下面的內容不用細看，只要知道有哪些步驟）1 建立模型（一般采用現(xiàn)成模型，直接利用.li

5、b 命令調用。采用何種模型由工藝來定） NMOS 和 PMOS的模型2 子電路建立(例子：nand2g.sp) 描述該子電路的晶體管連接和長寬等即可。3 編寫模擬程序（例子：sim_nand2g.sp） 詳見下面對模擬程序的說明。4 利用hspice軟件模擬步驟 下面的紅色英文為hspui的按鈕（hspui 為 hspice的用戶界面）01 open hspui.exe（一般在開始菜單中，有點多余） 02 Open .sp file(sim_nand2.sp,the simulating netlist) 03 Simulate（點擊面板中的按鈕） 04 open.lis(Edit LL) f

6、ind the syntax errors or measurement result note: use Ctrl-F to locate the target 05 if there are errors, modify the .sp files（Edit NL） then go to step 3 06 open Avanwaves(可以跳轉到上面看) to see the waves().sp文件的編寫（文件中的大小寫沒關系）1 單元子電路網表的編寫（例子：nand2g.sp）簡言之：起名字，連節(jié)點，分類別，寫參數(shù)例子：mp out in vdd vdd pmos w=wp l=0.

7、25u（到底器件有哪些節(jié)點，參見附錄中的語法）起名字(mp)：就是給每個晶體管（也可以是電阻電容）起個名字連節(jié)點(out in vdd vdd)：說明每個晶體管的節(jié)點分類別(pmos)：寫出這個晶體管是什么類型的，P,N寫參數(shù)(w=wp l=0.25u)：給出晶體管參數(shù)，就看模型是怎么建的，需要哪些參數(shù)。晶體管W，L ；電阻阻止 ；電容電容值當你把每個晶體管都的節(jié)點都說明清楚后，一個子電路也就誕生了。2 模擬程序電路網表的編寫包含部分：后面為對應的指令0) 標題 - .title （可有可無）1) 器件模型 - .lib2) 全局變量聲明 - .global3) 參量聲明 - .param3.

8、5) .data c_tab .enddata（可能有）參量表，掃描參數(shù)時用到4) 直流工作點分析 - .op （這個東西不一定要有，與.UIC文件有關，可以自己看，但是一般要寫） 5) 模擬類型（可以用多種或一種，在看波形時就知道區(qū)別了），有瞬態(tài)分析 .tran ，有直流特性分析 .dc ，有交流特性（頻域分析）分析 .ac 。6) 電路網表 ，利用已經建立的子電路搭建一個測試電路，并且聲明好電路的激勵。實際就是將節(jié)點連接正確。7) 測量語句，利用 .measure 來測量一些參數(shù)，比如延遲，上升延時，下降延時等。8) .end 結束語句。 子電路的開始結束： .subckt - .ends

9、 參量網表： .data c_tab - .enddata 頂層電路： - .end （不用開頭）以程序為例來分析如何寫.sp 文件：說明文字用括號括起來* simulation file for nand2 gate *（* 用來注釋， 和C中的/ 作用相同）.lib "./spice_model/cmos25_level49.lib" TT （器件模型聲明，這是個cmos模型）.global vdd （全局變量聲明，全局變量是vdd）.param vsupply=2.5 （參量聲明，就像C中參量，參量是vsupply，大小為2.5V） （hspice 中的單位多可以省略

10、，只有表示數(shù)量級即可。）.param cload=0.5p.param trantime=0.1n.data c_tab （掃描參量表，掃描的參量是trantime，cload，一共16組數(shù)據，在 .mt0中會有16組測量數(shù)據，看圖時也會有16條曲線。）trantime cload0.1n 0.1p0.1n 0.2p0.1n 0.3p0.1n 0.4p0.1n 0.5p0.2n 0.1p0.2n 0.2p0.2n 0.3p0.2n 0.4p0.2n 0.5p0.3n 0.1p0.3n 0.2p0.3n 0.3p0.3n 0.4p0.3n 0.5p0.4n 0.1p0.4n 0.2p0.4n 0

11、.3p0.4n 0.4p0.4n 0.5p.enddata.op （直流工作點計算）.tran 0.1ns 200ns sweep data=c_tab（瞬態(tài)分析，從0-200ns，步長為0.02ns。并且上面聲明的trantime 和 cload兩個的掃描參數(shù)）.dc vsim1 0 2.5 0.02 （直流分析，從0-2.5V，步長0.02vsim1 相當于產生一個電壓值線性增加的電壓源）.dc vsim2 0 2.5 0.02.option post nomod （控制選項，主要控制輸出結果，可以見附錄）（下面是網表聲明）vdd vdd 0 vsupplyvsim1 in1 0 dc=v

12、supply pulse 0 vsupply 0 trantime trantime 10ns 20nsvsim2 in2 0 dc=vsupply pulse 0 vsupply 0 trantime trantime 23ns 46ns.include ./nand2g.spc0 outp 0 cloadx1 in1 in2 outp nand2g wp=2u wn=2u（測量語句聲明）.measure tran tdlay1f trig V(in1) val=0.75 td=55n rise=1 targ V(outp) val=0.75 fall=1.measure tran tdla

13、y1r trig V(in1) val=1.75 td=35n fall=1 targ V(outp) val=1.75 rise=1.measure tran tdlay2f trig V(in2) val=0.75 td=41n rise=1 targ V(outp) val=0.75 fall=1.measure tran tdlay2r trig V(in2) val=1.75 td=21n fall=1 targ V(outp) val=1.75 rise=1.end常用命令：關鍵字前都有一個 “.”1) .lib 調用模型，以及時TT還是FS或者FF之類的。一般用TT 2) .gl

14、obal vdd 全局變量聲明，一般是vdd 3) .param 參量聲明，可以是個掃描用的可變參量，也可是像宏一樣的聲明 比如 .param vsupply=2.5 3.5) 參量表 .data c_tab trantime cload 0.1n 0.1p 0.1n 0.2p 0.1n 0.3p . .enddata 4) .op 直流工作點分析 5) .tran 0.1ns 200ns sweep data=c_tab 瞬態(tài)模擬，并且掃描c_table,從0ns到200ns,步長為0.1ns 6) .dc vsim1 0 2.5 0.02 直流掃描分析,變量名為vsim1,從0-2.5V，

15、步長為0.02 7) .option post nomod post說明數(shù)據可以用Avanwaves看，nomod不輸出模型信息 8) . measure 測量語句 .measure tran tdlay1f trig V(in1) val=0.75 td=55n rise=1 targ V(outp) val=0.75 fall=1 常用器件、激勵、VDD聲明方法，電容電阻都用C和R開頭命名。晶體管用M開頭命名，子電路用X開頭命名， vdd vdd 0 vsupply /vdd vsim1 in1 0 dc=vsupply pulse 0 vsupply 0 trantime trantime 10ns 20ns /兩個輸入用脈沖 .include ./nand2g.sp /引用自電路文件 c0 outp 0 cload /電容 x1 in1 in2 outp nand2g wp=2u wn=2u /子電路 附錄： 我的一些經驗： 經驗1 編寫子電路時，一般不考慮負載，只描述晶體管。模擬時加入別的。模型已經考慮了寄生參數(shù)。經驗2 晶體管模型一般使用標準模型，利用.lib調用即可。經驗3 使用哪種工藝，晶體管的L一般就是多大。經驗4 晶體管模