高速數(shù)字傳輸技術講座10

1、 【設計講座】 高速數(shù)位資料傳輸技術講座 (十 觀察 DDR SDRAM內(nèi)的高速信號傳輸常思本講座前幾篇探討USB與LVDS等模組之間,利用相距較長的信號線路進行高速差動信號傳輸方法,接著本章節(jié)要介紹利用PC主機板,進行數(shù)百Mbps信號傳輸?shù)姆椒?。PC主機板的高速信號傳輸規(guī)範 如圖1所示,用PC主機板進高速信號傳輸?shù)姆椒?大致上可以分為主機板內(nèi)、主機之間、Unit之間等三種,由圖可知規(guī)格的上半段表示高速傳輸用。除圖1的記載之外還有其它似的傳輸規(guī)範,一般認為今後傳輸速會斷提高,甚至會出現(xiàn)全新的高速信號傳輸規(guī)範。 圖1 各種高速信號傳輸規(guī)格 PC主機板內(nèi)的IC之間信號傳輸方式 DDR SDRAM是

2、PC主機板的信號傳輸規(guī)範之一,它又稱為SSTL信號傳輸;而LVTTL(Low Voltage Transistor-Transistor Logic則是目前常用的位IC,以前稱為TTL。如圖2所示這種IC的內(nèi)部使用3.3V電源,因此基本結(jié)構(gòu)與一般性 相同,它的主要特徵是線送、收信端都未設置阻抗。由於LVTTL方式並未規(guī)範線的特性阻抗(impedance,所以印刷電板上的線的特性阻抗通常只有50100左右。此外收信端的阻抗比線的特性阻抗高,因此到達收信端的的信號會在收信端全反射,加上LVTTL方式並未規(guī)範輸入的阻抗,所以實際上線的特 性阻抗大約是2040 。圖2 LVTTL的動作特性圖3是SPI

3、CE模擬分析LVTTL信號傳輸專用的電,線是假設在玻璃環(huán)氧樹脂(glass epoxy基板上,設置長 的印刷圖案(print pattern,線長是假設出現(xiàn)以下信號延遲T=0.1ns,T2=0.5ns,T3=0.5ns作設定。左端的V1是脈衝電壓源,它的站/下時間設為1ns,"H"與"L"Level寬設為50%,周期設為20ns(50MHz。觀察電壓波形是從驅(qū)動 器進0.1ns處取樣,各線的接縫處當作IC腳架的容,因此設有7pF的電容器。圖3 LVTTL信號傳輸模擬分析用電 圖4是在圖3設置電壓marker,點進模擬分析的結(jié)果,根據(jù)分析結(jié)果顯示大約1ns

4、電壓才會站成為1.4V,過波形呈現(xiàn)段,假 設LVTTL的界限Level為1.6V,可判定變成"H"大約需要花費3.2ns。 圖4 LVTTL信號傳輸模擬分析結(jié)果或許者會認為進高速傳輸信號,只要使用大電容(低內(nèi)部阻抗,就可以達成預期效果,有關此問題上將集中定電 處的導線pattern單純視為容即可,然而圖4觀察到的波形,是因為圖3的IC輸出接傳輸線所造成。本講座第3篇曾經(jīng)介紹, 如果高阻抗傳輸線的負載端使用大電容的IC,通常linking會變得非常大,因此精確傳輸信號時必需花費長的時間。根據(jù)圖4的LVTTL信號傳輸模擬分析結(jié)果可知,由於LVTTL波形無法順站,因此收信端的IC

5、開始動作為止相當費時,為改善此問題因此 出現(xiàn)所謂的T-LVTTL(Terminated LVTTL方案。由圖5可知T-LVTTL的電是用1/2的電源電壓(約1.5V,使線的端pull up,而pull up使用比線的特性阻抗低的電阻(33 。 圖5 線端pull up方法圖7是圖6電T-LVTTL信號傳輸模擬分析結(jié)果,基本上它是在傳輸線的端設置33 的電阻,再用1/2的電源電壓(約1.5V,將線 的端pull up。根據(jù)分析結(jié)果顯示,電源的脈衝波形與傳輸線的(parameter與圖3幾乎完全一致。圖6 T-LVTTL信號傳輸模擬分析用電圖7 T-LVTTL信號傳輸模擬分析結(jié)果請者注意圖7的模擬

6、分析結(jié)果與圖4有重疊現(xiàn)象。假設界限值(threshold level同樣是1.6V的話,0.7ns即可判定成"H"Level。與 LVTTL比較,它表示T-LVTTL方式可作高速應答(response,過T-LVTTL方式使用較低的阻抗值作pull up,所以相對的Level大約提高 1V左右。一般認為T-LVTTL的收信端界限值是1.6V的話,基本上還構(gòu)成問題?；蛟S者會認為T-LVTTL方式已經(jīng)解決LVTTL面的困擾,事實上T-LVTTL方式還存有其它問題。圖8是PC主機板上的記憶模組外 觀,一般記憶模組是用64條線作寫(read/write,圖8只表示是其中一條線,實際

7、上線成分歧,再與各記憶IC接,該分歧又稱 為stub。 圖9是具有stub的T-LVTTL模擬分析專用電;圖10是模擬分析後的結(jié)果。根據(jù)圖10的分析後結(jié)果顯示,分歧線出現(xiàn)極大的linking, 雖然模擬分析的波形只有50MHz,過一旦超過100MHz以上的話,一般認為linking出現(xiàn)時段會下,而且動作會變得非常穩(wěn)定。 圖8 PC記憶模組線途中作stub的方法 圖9 具stub的T-LVTTL信號傳輸模擬分析用電 圖10 具有stub的T-LVTTL模擬分析後的結(jié)果如果從分歧部位stub端觀察線的話,由於端相同特性阻抗的線看似呈接,因此將特性阻抗一半的電阻插入stub端就可以 整合阻抗(imp

8、edance,用這種在stub處插入電阻,藉此低linking的方法稱為SSTL(Stub Series Terminated Logic。隨著供給IC的電源電壓,SSTL可分為SSTL-18(1.8V與SSTL-2(2.5V種方式,一般而言,SSTL電壓越低信號傳輸速越快。圖11是典型SSTL-2電;圖12是在上述圖9的電各stub分歧部位插入22 電阻,依此進模擬分析的結(jié)果,該分析結(jié)果與圖 10比較的話,顯然圖12的linking已經(jīng)受到大幅抑制。 圖11 DDR SDRAM的介面電SSTL-2圖12 SSTL-2的信號傳輸模擬分析後的結(jié)果照片1是採用SSTL方式的PC主機板與記憶體周邊的

9、電實際外觀,照片左側(cè)是記憶體控制器(memory control,右側(cè)記憶體模組。目前 DDR(Double Data RataSDRAM已經(jīng)成為PC記憶體的主,由於這種方式是用clock的站/下者取資,因此防止出現(xiàn)linking 現(xiàn)象成為電設計的重點之一。 照片1 DDR SRDAM周邊電的外觀照片2是資(data rate為400MHz的DDR SDRAM模組的外觀,一般稱為memory bus速400MHz模組,或是DDR400、PC3200等等。如上所述這種方式是用clock的站/下者寫(read/rite資,所以clock只有 。請者注意照片上的接pin下方接有22 的電阻。 照片2

10、 DDR400 SDRAM模組的外觀 PC主機板其它傳輸方式 如圖13所示CPU與周邊IC之間的信號傳輸,經(jīng)常使用GTL方式或是GTL改後的AGTL方式。GTL方式基本電是在接地端設置MOS開關(switch形成open drain。設置MOS switch主要原因接地端的開關ON/OFF時,由於阻抗變化會引發(fā)波形產(chǎn)生波動,所以要求高速應答的場合,往往 端也需要設置開關。 圖13 接CPU與周邊IC的GTL電事實上RDRAM(direct RDRAM是Rambus公司提倡的高速記憶體,過去曾經(jīng)有段時間廣泛應用在要求高速的高階電腦域。照片3是使用RDRAM記憶體的電腦主機板外觀,左側(cè)是RDRAM

11、記憶體控制器,右側(cè)是RDRAM記憶體模組,本主機板最大特徵是印刷pattern上 方未設置任何記憶IC,主要原因是為避免產(chǎn)生stub,因此刻意讓RDRAM的bus筆直通,如果有任何無指向性connector的話,主機 板就即停止動作。照片3 RDRDAM周邊電的外觀相較於SDRAM的64條資線,RDRDAM的資線只有16條,因此單位時間相同的資轉(zhuǎn)送,在各線傳送的信號速等於提高4倍。RDRDAM記憶體廣被使用的時期,SDRAM的clock技術才剛突破100MHz,加上clock之間存取一個資時,使用同步clock方式, 因此無法提高資轉(zhuǎn)送速。有鑑於此Rambus公司針對信號通過線時的動向採取分佈

12、定法,當資到達線終端ns之前,以 1.25ns的間隔依序?qū)①Y送入線,進而達成資高速傳輸目的。圖14是RDRAM的電,外觀尚與圖13非常相似,者主要差是本電的線終端,使用與線特性阻抗值(28 相同的電阻作pull up,此外驅(qū)動電幾乎是定電動作,因此從線觀之它屬於高阻抗電。 圖14 高速記憶RDRAM的電過去位電元件以電源電壓5V的TTL(LS與HCMOS為主,最近幾用汎用IC構(gòu)成的位電元件,大多改用電源電壓為3.3V 的TTL。在此同時大型FPGA的價格急遽下跌,如內(nèi)建百個電的汎用gate IC的SN7474,售價大約只有百日圓;至於速面, clock頻超過100MHz已經(jīng)成為基本特性。如上所

13、述由於電取決於軟體,所以即使未變基板的印刷pattern,仍舊可作某種程的電變,基於這些優(yōu)點所以用FPGA設 計電已經(jīng)成為主方法。除此之外位電針對高速傳輸資的潮趨勢,採取各種可以滿足高速化需求的傳輸技巧,使得電變作業(yè)面非常困擾的窘 境。表1是Altera公司開發(fā)的FPGA ICStratix,可支援的傳輸方式的一覽;Xillix公司也提供與Stratix似功能的FPGA。想提醒者注意 的是,以上介紹的記憶體周邊傳輸方式,大部份都可用FPGA取代。 I/O用途 資與Clock頻1.5LVCOMS 汎用 -PCI/PCI-X/Compact PCIPC、組合系統(tǒng)AGPIx/2xPC顯示卡SSTL-3 Class/ SDRAM介面S