第7章 晶體管及模擬集成電路基本單元設(shè)計

1、集成電路設(shè)計技術(shù)與工具集成電路設(shè)計技術(shù)與工具 第7章 模擬集成電路晶體管級設(shè)計基本要求基本要求v掌握掌握模擬集成電路晶體管級設(shè)計模擬集成電路晶體管級設(shè)計的的設(shè)計流程和電路仿真類型，設(shè)計流程和電路仿真類型，v掌握掌握工藝角仿真工藝角仿真的概念。的概念。 內(nèi)容提要內(nèi)容提要v 7.1 模擬集成電路晶體管級的設(shè)計概論模擬集成電路晶體管級的設(shè)計概論v 7.2 模擬集成電路晶體管級的設(shè)計流程模擬集成電路晶體管級的設(shè)計流程v 7.3 模擬集成電路的電路仿真模擬集成電路的電路仿真v 7.4 模擬集成電路的版圖設(shè)計要點模擬集成電路的版圖設(shè)計要點 7.1 模擬集成電路晶體管級模擬集成電路晶體管級的設(shè)計概論的設(shè)計概

2、論模擬集成電路模擬集成電路的定義：的定義：v模擬信號模擬信號是在時間和幅度上都連續(xù)變化的信號。在是在時間和幅度上都連續(xù)變化的信號。在客觀世界中，多數(shù)物理量都是以模擬形式存在的，客觀世界中，多數(shù)物理量都是以模擬形式存在的，因此分析和設(shè)計模擬集成電路對于模擬信號的處理因此分析和設(shè)計模擬集成電路對于模擬信號的處理具有重要的實際意義具有重要的實際意義v模擬集成電路模擬集成電路是處理模擬信號的集成電路，其主要是處理模擬信號的集成電路，其主要特點是，電路的輸入和輸出是一個或一些連續(xù)變化特點是，電路的輸入和輸出是一個或一些連續(xù)變化的模擬信號。的模擬信號。v電源，放大器，濾波器，電源，放大器，濾波器，ADC/

3、DAC, PLL開關(guān)電容開關(guān)電容電路？電路？vTransceiver: Transceiver: RF,ANALOG,DIGITAL RF,ANALOG,DIGITAL v數(shù)字化的趨勢數(shù)字化的趨勢802.11a transceiverRFID TransceiverPeking University, 2010, JSSC分?jǐn)?shù)頻率綜合器分?jǐn)?shù)頻率綜合器Peking University, 2010, JSSC802.11a transceiver版圖版圖Peking University, 2010, JSSC模擬集成電路模擬集成電路與與數(shù)字集成電路數(shù)字集成電路設(shè)計的區(qū)別：設(shè)計的區(qū)別：v要求電路

4、的每一個組成單元必須是要求電路的每一個組成單元必須是精確精確的，的，其性能與版圖設(shè)計的相關(guān)性比數(shù)字集成電路其性能與版圖設(shè)計的相關(guān)性比數(shù)字集成電路強(qiáng)得多。強(qiáng)得多。 手工設(shè)計版圖手工設(shè)計版圖v其版圖設(shè)計從平面布局到各器件的幾何圖形其版圖設(shè)計從平面布局到各器件的幾何圖形的設(shè)計都要十分的的設(shè)計都要十分的“講究講究”，需要考慮的問，需要考慮的問題往往比數(shù)字集成電路多得多。題往往比數(shù)字集成電路多得多。v如果在如果在電路級電路級上而不是在邏輯級上來考慮和上而不是在邏輯級上來考慮和優(yōu)化一個數(shù)字集成電路的性能，這將與模擬優(yōu)化一個數(shù)字集成電路的性能，這將與模擬集成電路有許多共同點，對集成電路有許多共同點，對高速數(shù)

5、字集成電高速數(shù)字集成電路路的設(shè)計尤其如此。的設(shè)計尤其如此。Standard CellStandard Cell 7.2 模擬集成電路晶體管級的設(shè)計流程模擬集成電路晶體管級的設(shè)計流程模擬集成電路的模擬集成電路的設(shè)計難點設(shè)計難點：v涉及到涉及到速度、功耗、增益、精度、工作頻率帶寬速度、功耗、增益、精度、工作頻率帶寬等等諸多因素，要諸多因素，要根據(jù)設(shè)計指標(biāo)要求進(jìn)行適度的折中根據(jù)設(shè)計指標(biāo)要求進(jìn)行適度的折中。v模擬電路對模擬電路對噪聲、串?dāng)_和其他干擾信號噪聲、串?dāng)_和其他干擾信號比數(shù)字電路比數(shù)字電路敏感得多。敏感得多。 v器件的器件的二階效應(yīng)二階效應(yīng)對模擬電路性能的影響比對數(shù)字電對模擬電路性能的影響比對數(shù)

6、字電路的影響嚴(yán)重的多。（精度、噪聲、輸出阻抗等）路的影響嚴(yán)重的多。（精度、噪聲、輸出阻抗等） （LOGIC, ANALOG 和和RF的模型精度）的模型精度）v高性能模擬電路的設(shè)計：通常每一個器件都高性能模擬電路的設(shè)計：通常每一個器件都需要需要“手工設(shè)計手工設(shè)計”；而數(shù)字電路通常用；而數(shù)字電路通常用自動自動綜合和自動布局布線綜合和自動布局布線的方法來完成。的方法來完成。v相對于數(shù)字相對于數(shù)字IC設(shè)計，模擬設(shè)計，模擬IC設(shè)計對設(shè)計者的設(shè)計對設(shè)計者的知識和經(jīng)驗知識和經(jīng)驗要求要高的多。模擬電路中許多要求要高的多。模擬電路中許多效應(yīng)的建模和仿真仍然存在難題。效應(yīng)的建模和仿真仍然存在難題。前端設(shè)計前端設(shè)計

7、后端設(shè)計后端設(shè)計集成電路設(shè)計流程集成電路設(shè)計流程設(shè)計目標(biāo)設(shè)計目標(biāo)芯片芯片系統(tǒng)級設(shè)計系統(tǒng)級設(shè)計電路原理圖設(shè)計電路原理圖設(shè)計行為級行為級/寄存器級寄存器級/門級門級/晶體管級電路設(shè)計與仿真晶體管級電路設(shè)計與仿真劃分功能模塊，系統(tǒng)級仿真劃分功能模塊，系統(tǒng)級仿真功能與性能指標(biāo)功能與性能指標(biāo)電路版圖設(shè)計電路版圖設(shè)計后仿真后仿真布局布線，規(guī)則驗證布局布線，規(guī)則驗證寄生參數(shù)寄生參數(shù)測試測試模擬集成電路設(shè)計模擬集成電路設(shè)計數(shù)字集成電路設(shè)計數(shù)字集成電路設(shè)計電路設(shè)計抽象級別電路設(shè)計抽象級別結(jié)構(gòu)級結(jié)構(gòu)級系統(tǒng)級系統(tǒng)級晶體管級晶體管級器件物理級器件物理級模擬集成電路設(shè)計模擬集成電路設(shè)計模擬電路設(shè)計模擬電路設(shè)計晶體管級原

8、理圖設(shè)計晶體管級原理圖設(shè)計SPICE仿真仿真布局布線布局布線(Layout)物理規(guī)則驗證物理規(guī)則驗證(DRC: Design Rule Check)與電路圖一致性驗證與電路圖一致性驗證(LVS: Layout vs. Schematic)寄生參數(shù)提取寄生參數(shù)提取(PE: Parasitical Extraction)后仿真后仿真GDSII文件文件CMOS、雙極、雙極(Bipolar)、Bi-CMOS性能指標(biāo)要求明細(xì)表選擇合適的電路結(jié)構(gòu)手工計算電路器件參數(shù)電路圖編輯和修改電路仿真滿足指標(biāo)要求？版圖設(shè)計和驗證滿足設(shè)計要求？流片和封裝測試是是是是否否否否 模擬集成電路設(shè)計流程模擬集成電路設(shè)計流程圖圖

9、見右圖見右圖 ,設(shè)計方法可稱為設(shè)計方法可稱為自上至下自上至下的設(shè)計方法。的設(shè)計方法。 該設(shè)計流程可分為該設(shè)計流程可分為前端前端設(shè)計設(shè)計和和后端設(shè)計后端設(shè)計。通常，。通常，前前端設(shè)計端設(shè)計包括這個流程圖中由包括這個流程圖中由上至下的五個方框，即從性上至下的五個方框，即從性能指標(biāo)明細(xì)表到電路仿真以能指標(biāo)明細(xì)表到電路仿真以及判斷仿真是否通過；及判斷仿真是否通過；后端后端設(shè)計設(shè)計是從版圖設(shè)計開始到芯是從版圖設(shè)計開始到芯片測試過程。片測試過程。 模擬集成電路的模擬集成電路的設(shè)計流程設(shè)計流程（1 1）性能指標(biāo)性能指標(biāo)要求明細(xì)表要求明細(xì)表 詳細(xì)給出設(shè)計的模擬集成電路的詳細(xì)給出設(shè)計的模擬集成電路的指標(biāo)指標(biāo)。

10、（2 2）選擇合適的）選擇合適的電路結(jié)構(gòu)電路結(jié)構(gòu) 根據(jù)性能指標(biāo)從經(jīng)濟(jì)的觀點出發(fā)，選擇合適的根據(jù)性能指標(biāo)從經(jīng)濟(jì)的觀點出發(fā)，選擇合適的電路結(jié)構(gòu)電路結(jié)構(gòu)。 （3 3）手工）手工計算電路元器件參數(shù)計算電路元器件參數(shù) 根據(jù)模擬電路的理論根據(jù)模擬電路的理論, , 估算電路能夠?qū)崿F(xiàn)的性能指標(biāo)。估算電路能夠?qū)崿F(xiàn)的性能指標(biāo)。（4 4）電路圖（或電路圖（或SPICESPICE網(wǎng)表）網(wǎng)表）編輯和修改編輯和修改 采用某種電路編輯軟件采用某種電路編輯軟件, ,完成畫電路圖的任務(wù)，并完成畫電路圖的任務(wù)，并通過仿真結(jié)果對電路參數(shù)進(jìn)行修改。通過仿真結(jié)果對電路參數(shù)進(jìn)行修改。(HSPICE,SPECTRE,ADS)(HSPICE

11、,SPECTRE,ADS)模擬集成電路的設(shè)計流程(續(xù))（5 5）電路仿真電路仿真 ( (前仿真）前仿真） 對電路進(jìn)行仿真并反復(fù)修改其電路中元件參對電路進(jìn)行仿真并反復(fù)修改其電路中元件參數(shù)以達(dá)到設(shè)計目標(biāo)要求。數(shù)以達(dá)到設(shè)計目標(biāo)要求。（6 6）版圖設(shè)計和驗證版圖設(shè)計和驗證 （Layout,DRC,LVSLayout,DRC,LVS等）等） 采用版圖設(shè)計軟件在指定的工藝規(guī)則下進(jìn)行采用版圖設(shè)計軟件在指定的工藝規(guī)則下進(jìn)行該電路的版圖設(shè)計。該電路的版圖設(shè)計。 （7 7）流片和測試流片和測試 （tapeout)tapeout) 版圖形成版圖形成GDS-IIGDS-II文件送到芯片制造公司流片文件送到芯片制造公司

12、流片, , 流片后做測試。（在片測試流片后做測試。（在片測試VS.VS.封裝測試）封裝測試）7.3 模擬集成電路的電路仿真模擬集成電路的電路仿真模擬集成電路仿真的模擬集成電路仿真的重要性重要性：v模擬集成電路晶體管級的電路仿真是模擬集成電路晶體管級的電路仿真是確保模擬集成確保模擬集成電路芯片設(shè)計成功電路芯片設(shè)計成功的重要措施之一。（前提：器件的重要措施之一。（前提：器件精確的建模）精確的建模）v集成電路的投片生產(chǎn)成本高。集成電路的投片生產(chǎn)成本高。v對設(shè)計進(jìn)行全面而深入的電路仿真，對設(shè)計進(jìn)行全面而深入的電路仿真，找出設(shè)計中存找出設(shè)計中存在的問題，優(yōu)化電路中的器件參數(shù)，使電路的仿真在的問題，優(yōu)化電

13、路中的器件參數(shù)，使電路的仿真結(jié)果滿足設(shè)計指標(biāo)要求并留有較寬的余量結(jié)果滿足設(shè)計指標(biāo)要求并留有較寬的余量。模擬集成電路仿真的類型（1）直流工作點直流工作點分析分析 仿真電路中每個節(jié)點的直流工作電壓、流過仿真電路中每個節(jié)點的直流工作電壓、流過電源的電流以及電路每個器件的直流參數(shù)。電源的電流以及電路每個器件的直流參數(shù)。 （2）交流頻率交流頻率分析分析 對電路中各待測節(jié)點進(jìn)行頻率分析，得到該對電路中各待測節(jié)點進(jìn)行頻率分析，得到該節(jié)點的節(jié)點的幅頻和相頻特性幅頻和相頻特性曲線。曲線。 （3）瞬態(tài)分析瞬態(tài)分析 電路中節(jié)點電壓和支路電流等相關(guān)變量的時電路中節(jié)點電壓和支路電流等相關(guān)變量的時域分析，即域分析，即節(jié)點

14、電壓或支路電流節(jié)點電壓或支路電流對時間變量對時間變量的響應(yīng)。的響應(yīng)。模擬集成電路仿真的類型(續(xù))（4）傅立葉分析）傅立葉分析 仿真電路中節(jié)點電壓或支路電流時域信號的直仿真電路中節(jié)點電壓或支路電流時域信號的直流分量、基波分量和諧波分量的幅度和相位，該分流分量、基波分量和諧波分量的幅度和相位，該分析用于電路的析用于電路的頻譜分析頻譜分析。 （5）噪聲分析）噪聲分析 仿真電路中節(jié)點電壓或支路電流的仿真電路中節(jié)點電壓或支路電流的噪聲功率密噪聲功率密度度，分析計算電路中，分析計算電路中各種無源器件或有源器件產(chǎn)生各種無源器件或有源器件產(chǎn)生的噪聲的噪聲。 （6）失真分析）失真分析 用于仿真電路中的用于仿真電

15、路中的諧波失真和內(nèi)部調(diào)制失真諧波失真和內(nèi)部調(diào)制失真。模擬集成電路仿真的類型(續(xù))（7）參數(shù)掃描分析參數(shù)掃描分析 仿真電路中某個元件的參數(shù)在一定取值范圍內(nèi)仿真電路中某個元件的參數(shù)在一定取值范圍內(nèi)變化時，對電路直流工作點、瞬態(tài)特性、交流頻率變化時，對電路直流工作點、瞬態(tài)特性、交流頻率特性的影響。特性的影響。 （8）溫度掃描分析溫度掃描分析 研究不同溫度下的電路特性。研究不同溫度下的電路特性。 （9）極）極-零點分析零點分析 用于求解交流小信號電路傳遞函數(shù)中極點和零點的用于求解交流小信號電路傳遞函數(shù)中極點和零點的個數(shù)及其數(shù)值。個數(shù)及其數(shù)值。 模擬集成電路仿真的類型(續(xù))（10）傳遞函數(shù)分析）傳遞函數(shù)

16、分析 求解電路的輸入源和電路的輸出電壓之間的求解電路的輸入源和電路的輸出電壓之間的傳遞函數(shù)傳遞函數(shù). （11）直流和交流靈敏度分析）直流和交流靈敏度分析 研究研究元件參數(shù)變化元件參數(shù)變化對電路中節(jié)點電壓、支路對電路中節(jié)點電壓、支路電流的大小和頻響特性指標(biāo)的影響。電流的大小和頻響特性指標(biāo)的影響。 （12）最壞情況分析）最壞情況分析 通過仿真得到電路中元件參數(shù)在給定的誤差通過仿真得到電路中元件參數(shù)在給定的誤差條件下，電路特性變化的最壞可能結(jié)果。條件下，電路特性變化的最壞可能結(jié)果。模擬集成電路的工藝角仿真v集成電路工藝制造過程中，由于環(huán)境溫集成電路工藝制造過程中，由于環(huán)境溫度、摻雜濃度、曝光時間等各

17、種制造條度、摻雜濃度、曝光時間等各種制造條件的變化，會造成件的變化，會造成不同的晶片之間以及不同的晶片之間以及不同的批次之間模型參數(shù)不同的批次之間模型參數(shù)的變化。的變化。v為了在一定程度上保證芯片的性能和成為了在一定程度上保證芯片的性能和成品率，工藝工程師們以品率，工藝工程師們以“工藝角工藝角” 的形的形式給出了器件的模型參數(shù)。式給出了器件的模型參數(shù)。模擬集成電路的模擬集成電路的工藝角仿真工藝角仿真(續(xù))NMOS速度PMOS速度v將將NMOS和和PMOS晶晶體管的體管的速度波動范圍速度波動范圍限限制在由四個角所確定的制在由四個角所確定的矩形內(nèi)。這四個角分別矩形內(nèi)。這四個角分別是：是：快快NMO

18、S與快與快PMOS、慢慢NMOS與慢與慢PMOS、快快NMOS與慢與慢PMOS、慢慢NMOS與快與快PMOS，如右圖所示。如右圖所示。 模擬集成電路的工藝角仿真(續(xù))CMOS工藝角工藝角的仿真模型文件的仿真模型文件:* MOS model *The mos model has 5 corners and each name as below: * .lib tt : typical nmos, typical pmos * .lib ff: fast nmos, fast pmos * .lib fs: fast nmos, slow pmos * .lib sf: slow nmos, fa

19、st pmos * .lib ss: slow nmos, slow pmos模擬集成電路的工藝角仿真(續(xù))v這段注釋指明了該仿真模型文件包含了這段注釋指明了該仿真模型文件包含了MOS器件參數(shù)的器件參數(shù)的典型值和典型值和4個工藝角個工藝角參數(shù)值，并分參數(shù)值，并分別以別以tt、ff、fs、sf和和ss為標(biāo)識。為標(biāo)識。v在電路的在電路的Spice網(wǎng)表中，通過網(wǎng)表中，通過.lib語句就可以語句就可以選擇不同情況下的器件參數(shù)進(jìn)行電路仿真選擇不同情況下的器件參數(shù)進(jìn)行電路仿真。7.4 模擬集成電路的模擬集成電路的版圖設(shè)計版圖設(shè)計要點要點版圖設(shè)計版圖設(shè)計基本要求基本要求: :在整個集成電路設(shè)計過程中，在整個

20、集成電路設(shè)計過程中，版圖設(shè)計版圖設(shè)計是其中重要是其中重要的一環(huán)，它將每個元件的的一環(huán)，它將每個元件的電路表示電路表示轉(zhuǎn)換成轉(zhuǎn)換成物理設(shè)計物理設(shè)計。同時，元件間連接的線網(wǎng)也被轉(zhuǎn)換成幾何連線圖形。同時，元件間連接的線網(wǎng)也被轉(zhuǎn)換成幾何連線圖形。對于復(fù)雜的版圖設(shè)計，一般把版圖設(shè)計分成若干個對于復(fù)雜的版圖設(shè)計，一般把版圖設(shè)計分成若干個子步驟進(jìn)行。子步驟進(jìn)行。1 1）版圖模塊分劃版圖模塊分劃為了將處理問題的規(guī)?？s小，通常把整個電路劃分為了將處理問題的規(guī)?？s小，通常把整個電路劃分成若干個模塊，分別設(shè)計子單元模塊的版圖，然后成若干個模塊，分別設(shè)計子單元模塊的版圖，然后再組合起來。再組合起來。2）版圖規(guī)劃和布局版圖規(guī)劃和布局（Floor-planning and layout）其目的在于為每個模塊在整個芯片中選擇一個好的其目的在于為每個模塊在整個芯片中選擇一個好的布圖方案，從而使得傳輸信號通路與非相關(guān)信號通布圖方案，從而使得傳輸信號通路與非相關(guān)信號通路分隔開，降低有用信號受干擾的程度。路分隔開，降低有用信號受干擾的程度。3）布線布線布線是指根據(jù)一定的布線是指根據(jù)一定的規(guī)則和電路的限制規(guī)