《微電子學(xué)概論》-ch5_集成電路設(shè)計1

1、 下一頁下一頁上一頁上一頁集成電路設(shè)計集成電路設(shè)計I 下一頁下一頁上一頁上一頁v集成電路設(shè)計與制造的主要流程框架集成電路設(shè)計與制造的主要流程框架設(shè)計設(shè)計芯片檢測芯片檢測單晶、外單晶、外延材料延材料掩膜版掩膜版芯片制造芯片制造過程過程封裝封裝測試測試系統(tǒng)需求系統(tǒng)需求功能設(shè)計功能設(shè)計邏輯和電路設(shè)計邏輯和電路設(shè)計版圖設(shè)計版圖設(shè)計 下一頁下一頁上一頁上一頁集成電路的設(shè)計過程：集成電路的設(shè)計過程： 設(shè)計創(chuàng)意設(shè)計創(chuàng)意 + + 仿真驗證仿真驗證功能要求功能要求行為設(shè)計（行為設(shè)計（VHDL）集成電路芯片設(shè)計過程框架集成電路芯片設(shè)計過程框架是是行為仿真行為仿真綜合、優(yōu)化綜合、優(yōu)化網(wǎng)表網(wǎng)表時序仿真時序仿真布局布線

2、布局布線版圖版圖后仿真后仿真否否是是否否否否是是設(shè)計業(yè)設(shè)計業(yè) 下一頁下一頁上一頁上一頁需要的知識v半導(dǎo)體器件物理基礎(chǔ)：包括PN結(jié)的物理機(jī)制、雙極管、MOS管的工作原理等 器件 小規(guī)模電路 大規(guī)模電路 超大規(guī)模電路 甚大規(guī)模電路v電路的制備工藝：光刻、刻蝕、氧化、離子注入、擴(kuò)散、化學(xué)氣相淀積、金屬蒸發(fā)或濺射、封裝等工序v電路知識、信號與系統(tǒng)、EDA（電子設(shè)計自動化）等。 下一頁下一頁上一頁上一頁掌握正確的設(shè)計方法掌握正確的設(shè)計方法*計算機(jī)輔助設(shè)計手段，計算機(jī)輔助設(shè)計手段， EDA：電子設(shè)計自動化：電子設(shè)計自動化*嚴(yán)格的設(shè)計規(guī)范嚴(yán)格的設(shè)計規(guī)范選擇合適的實(shí)現(xiàn)方法選擇合適的實(shí)現(xiàn)方法選擇合適的測試方法選

3、擇合適的測試方法設(shè)計復(fù)用設(shè)計復(fù)用 下一頁下一頁上一頁上一頁 下一頁下一頁上一頁上一頁 下一頁下一頁上一頁上一頁OUTLINE集成電路設(shè)計特點(diǎn)及設(shè)計信息描述集成電路設(shè)計特點(diǎn)及設(shè)計信息描述典型設(shè)計流程集成電路的設(shè)計規(guī)則和全定制設(shè)計方法專用集成電路的設(shè)計方法幾種集成電路設(shè)計方法的比較可測性設(shè)計技術(shù) 下一頁下一頁上一頁上一頁集成電路設(shè)計的概念什么是集成電路設(shè)計？什么是集成電路設(shè)計？ 根據(jù)電路功能和性能根據(jù)電路功能和性能的要求，設(shè)計出滿足要求的集成電路。的要求，設(shè)計出滿足要求的集成電路。技術(shù)方面：正確選擇系統(tǒng)配置、電路形式、技術(shù)方面：正確選擇系統(tǒng)配置、電路形式、器件結(jié)構(gòu)、工藝方案和設(shè)計規(guī)則。器件結(jié)構(gòu)、工

4、藝方案和設(shè)計規(guī)則。成本方面：盡量減小芯片面積，降低設(shè)計成成本方面：盡量減小芯片面積，降低設(shè)計成本，縮短設(shè)計周期，以保證全局優(yōu)化。本，縮短設(shè)計周期，以保證全局優(yōu)化。最終輸出：掩模版圖（最終輸出：掩模版圖（LayoutLayout）設(shè)計與制設(shè)計與制備間的接口。備間的接口。驗證：測試及系統(tǒng)應(yīng)用。驗證：測試及系統(tǒng)應(yīng)用。 下一頁下一頁上一頁上一頁設(shè)計的關(guān)鍵：設(shè)計的關(guān)鍵： 降低設(shè)計的復(fù)雜性，提高設(shè)計能力，盡可能使設(shè)計的芯片一次投片成功。設(shè)計方法的關(guān)鍵：設(shè)計方法的關(guān)鍵：約束（約束（constraintsconstraints）和抽象（）和抽象（abstractionsabstractions）約束：通過簡化

5、問題實(shí)現(xiàn)自動化的設(shè)計過程。約束：通過簡化問題實(shí)現(xiàn)自動化的設(shè)計過程。抽象：為簡化問題避免細(xì)節(jié)而進(jìn)行的描述。抽象：為簡化問題避免細(xì)節(jié)而進(jìn)行的描述。不同設(shè)計方法間的差別主要是不同的約束和折中的策略。不同設(shè)計方法間的差別主要是不同的約束和折中的策略。選擇設(shè)計方法的最終依據(jù)是經(jīng)濟(jì)因素。選擇設(shè)計方法的最終依據(jù)是經(jīng)濟(jì)因素。 下一頁下一頁上一頁上一頁集成電路設(shè)計特點(diǎn)集成電路設(shè)計特點(diǎn)v對對設(shè)計正確性設(shè)計正確性提出更為嚴(yán)格的要求提出更為嚴(yán)格的要求v 測試問題測試問題v 版圖設(shè)計：版圖設(shè)計：布局布線（集成電路設(shè)計的最終結(jié)果）布局布線（集成電路設(shè)計的最終結(jié)果）v 分層分級設(shè)計分層分級設(shè)計( (Hierarchical

6、 design)Hierarchical design)和模塊和模塊化設(shè)計化設(shè)計 高度復(fù)雜電路系統(tǒng)的要求高度復(fù)雜電路系統(tǒng)的要求 VLSIVLSI電路：電路：10105 5個晶體管個晶體管模塊化設(shè)計模塊化設(shè)計：不同模塊完成功能不同：不同模塊完成功能不同分層分級設(shè)計分層分級設(shè)計v基于單元庫設(shè)計：設(shè)計復(fù)用基于單元庫設(shè)計：設(shè)計復(fù)用v計算機(jī)輔助設(shè)計計算機(jī)輔助設(shè)計 下一頁下一頁上一頁上一頁If you make IC design like this 下一頁下一頁上一頁上一頁You may end up like thisOr like thisWhen something is wrong it is

7、very hard to find the exact cause of the problem.Design changes are expensive and introduces significant delays 下一頁下一頁上一頁上一頁 下一頁下一頁上一頁上一頁 下一頁下一頁上一頁上一頁從層次和域表示分層分級設(shè)計思想域：域：行為域：集成電路的功能。行為域：集成電路的功能。結(jié)構(gòu)域：集成電路的邏輯結(jié)構(gòu)域：集成電路的邏輯和電路組成。和電路組成。 物理域：集成電路掩膜版物理域：集成電路掩膜版的幾何特性和物理特性的幾何特性和物理特性的具體實(shí)現(xiàn)的具體實(shí)現(xiàn)Y型圖型圖 目的：便于管理目的：便于管理

8、 下一頁下一頁上一頁上一頁系統(tǒng)級系統(tǒng)級系統(tǒng)行為描述，主要指一些性能指標(biāo)。系統(tǒng)行為描述，主要指一些性能指標(biāo)。行為級、算法級行為級、算法級系統(tǒng)功系統(tǒng)功能描述，主要指一些抽象的能描述，主要指一些抽象的算法描述、控制流和數(shù)據(jù)流算法描述、控制流和數(shù)據(jù)流圖。圖。寄存器傳輸級（寄存器傳輸級（RTL，數(shù)據(jù)，數(shù)據(jù)流級）流級）反映觸發(fā)器、寄反映觸發(fā)器、寄存器、計數(shù)器、算術(shù)邏輯運(yùn)存器、計數(shù)器、算術(shù)邏輯運(yùn)算單元（算單元（ALU）等功能模塊）等功能模塊（宏單元）間的互連。一般（宏單元）間的互連。一般用真值表和狀態(tài)圖反映。用真值表和狀態(tài)圖反映。 下一頁下一頁上一頁上一頁邏輯門級、門級邏輯門級、門級數(shù)字系統(tǒng)的主要層次，其基

9、數(shù)字系統(tǒng)的主要層次，其基本單元是與、或、非及三態(tài)等各種門電路或少量本單元是與、或、非及三態(tài)等各種門電路或少量觸發(fā)器。門級的結(jié)構(gòu)描述反映了門電路的互連方觸發(fā)器。門級的結(jié)構(gòu)描述反映了門電路的互連方式，一般用邏輯圖和布爾方程描述。式，一般用邏輯圖和布爾方程描述。電路級、版圖級電路級、版圖級集成集成電路的最終輸出，以幾何電路的最終輸出，以幾何圖形描述基本的元器件圖形描述基本的元器件BJT、MOSFET、二極管、二極管和電阻、電容等。功能用和電阻、電容等。功能用電路的微分方程描述。功電路的微分方程描述。功能隱含于器件的物理特性能隱含于器件的物理特性中，系統(tǒng)特性不僅與器件中，系統(tǒng)特性不僅與器件的互連有關(guān)還

10、與加工工藝的互連有關(guān)還與加工工藝有關(guān)。有關(guān)。 下一頁下一頁上一頁上一頁行為域行為域結(jié)構(gòu)域結(jié)構(gòu)域 下一頁下一頁上一頁上一頁物理域物理域 下一頁下一頁上一頁上一頁設(shè)計的展開：由高層級向低層級 ，針對不同域寄存器傳輸級寄存器傳輸級（RTLRTL）以上）以上的設(shè)計通常包括的設(shè)計通常包括功能設(shè)計功能設(shè)計。邏輯級和電路級的設(shè)計邏輯級和電路級的設(shè)計通常通常是指結(jié)構(gòu)域?qū)?yīng)的是指結(jié)構(gòu)域?qū)?yīng)的邏輯設(shè)計邏輯設(shè)計和電路設(shè)計和電路設(shè)計，以及物理域?qū)Γ约拔锢碛驅(qū)?yīng)的應(yīng)的掩膜版圖設(shè)計掩膜版圖設(shè)計功能設(shè)計功能設(shè)計邏輯邏輯/電路設(shè)計電路設(shè)計版圖設(shè)計版圖設(shè)計設(shè)設(shè)計計過過程程 下一頁下一頁上一頁上一頁分類分類內(nèi)容內(nèi)容語言描述語言

11、描述(如如VHDL語語言、言、Verilog語言等語言等)功能描述與邏輯描述功能描述與邏輯描述功能設(shè)計功能設(shè)計功能圖功能圖邏輯設(shè)計邏輯設(shè)計邏輯圖邏輯圖電路設(shè)計電路設(shè)計電路圖電路圖圖圖形形描描述述版圖設(shè)計版圖設(shè)計符號式版圖符號式版圖, 版圖版圖設(shè)計信息描述 需要對集成電路設(shè)計的各個方面、各個層次的需要對集成電路設(shè)計的各個方面、各個層次的信息進(jìn)行描述，并通過設(shè)計工具，使各個層次的信信息進(jìn)行描述，并通過設(shè)計工具，使各個層次的信息可以相互間等價轉(zhuǎn)換。息可以相互間等價轉(zhuǎn)換。設(shè)計信息描設(shè)計信息描述方法：述方法：圖形描述圖形描述語言描述語言描述 下一頁下一頁上一頁上一頁語言描述語言描述功能圖：功能圖：邏輯電

12、路圖：邏輯電路圖：版圖：版圖： 下一頁下一頁上一頁上一頁邏輯圖邏輯圖電路圖電路圖（狀態(tài)圖）（狀態(tài)圖）版圖版圖 下一頁下一頁上一頁上一頁OUTLINE集成電路設(shè)計特點(diǎn)及設(shè)計信息描述典型設(shè)計流程典型設(shè)計流程集成電路的設(shè)計規(guī)則和全定制設(shè)計方法專用集成電路的設(shè)計方法幾種集成電路設(shè)計方法的比較可測性設(shè)計技術(shù) 下一頁下一頁上一頁上一頁物理版圖描述物理版圖描述性能和功能描述性能和功能描述邏輯和電路描述邏輯和電路描述設(shè)計要求設(shè)計要求制版及流片制版及流片功能（行為）編譯器功能（行為）編譯器邏輯和電路編譯器邏輯和電路編譯器版圖編譯器版圖編譯器統(tǒng)一數(shù)據(jù)庫 下一頁下一頁上一頁上一頁層次和綜合綜合：通過附加一定的約束條

13、件，從高一級設(shè)計綜合：通過附加一定的約束條件，從高一級設(shè)計層次直接轉(zhuǎn)換到低一級設(shè)計層次的過程。層次直接轉(zhuǎn)換到低一級設(shè)計層次的過程。優(yōu)化優(yōu)化優(yōu)化優(yōu)化優(yōu)化優(yōu)化目前，還沒有行為綜合自目前，還沒有行為綜合自動設(shè)計軟件，需要人工進(jìn)動設(shè)計軟件，需要人工進(jìn)行模塊劃分，并進(jìn)行行模塊劃分，并進(jìn)行RTL描述和優(yōu)化描述和優(yōu)化帶單元庫的數(shù)字集成電路：帶單元庫的數(shù)字集成電路：二次映射機(jī)制。二次映射機(jī)制。 下一頁下一頁上一頁上一頁典型的實(shí)際設(shè)計流程典型的實(shí)際設(shè)計流程v 由于EDA工具不完善，需要較多的人工干預(yù)v 某些設(shè)計階段無自動設(shè)計軟件，通過模擬（simulation）分析軟件來完成設(shè)計v 各級設(shè)計需要驗證 下一頁下一

14、頁上一頁上一頁典型的實(shí)際設(shè)計流程典型的實(shí)際設(shè)計流程功能設(shè)計功能設(shè)計功能設(shè)計功能設(shè)計 下一頁下一頁上一頁上一頁1 1、系統(tǒng)功能設(shè)計系統(tǒng)功能設(shè)計目標(biāo)：實(shí)現(xiàn)系統(tǒng)功能，滿足基本性能要求目標(biāo)：實(shí)現(xiàn)系統(tǒng)功能，滿足基本性能要求過程：過程： 設(shè)計要求設(shè)計要求 下一頁下一頁上一頁上一頁v功能塊劃分原則： 既要使功能塊之間的連線盡可能地少，接口清晰，又要求功能塊規(guī)模合理，便于各個功能塊各自獨(dú)立設(shè)計。同時在功能塊最大規(guī)模的選擇時要考慮輔助設(shè)計軟件可處理的設(shè)計級別 下一頁下一頁上一頁上一頁典型的實(shí)際設(shè)計流程功能設(shè)計功能設(shè)計邏輯和電路設(shè)計邏輯和電路設(shè)計 下一頁下一頁上一頁上一頁2 2、邏輯和電路設(shè)計、邏輯和電路設(shè)計目標(biāo)

15、：確定滿足一定功能的由邏輯或電路單元組目標(biāo)：確定滿足一定功能的由邏輯或電路單元組成的邏輯或電路結(jié)構(gòu)成的邏輯或電路結(jié)構(gòu)過程：（數(shù)字電路）過程：（數(shù)字電路） synthesis 下一頁下一頁上一頁上一頁邏輯和電路設(shè)計的輸出：網(wǎng)表（元件及其連接關(guān)邏輯和電路設(shè)計的輸出：網(wǎng)表（元件及其連接關(guān)系）或邏輯圖、電路圖系）或邏輯圖、電路圖軟件支持：邏輯綜合、邏輯模擬、電路模擬、時軟件支持：邏輯綜合、邏輯模擬、電路模擬、時序分析等軟件序分析等軟件 ( (EDAEDA軟件系統(tǒng)中已集成軟件系統(tǒng)中已集成) )難以綜合的：人工設(shè)計后進(jìn)行原理圖輸入，再進(jìn)難以綜合的：人工設(shè)計后進(jìn)行原理圖輸入，再進(jìn)行邏輯模擬（模擬電路）行邏輯

16、模擬（模擬電路） 下一頁下一頁上一頁上一頁基于單元庫的設(shè)計（設(shè)計復(fù)用）基于單元庫的設(shè)計（設(shè)計復(fù)用）單元庫：一組單元電路的組合單元庫：一組單元電路的組合 門電路，觸發(fā)器，宏單元（功能模塊）等。門電路，觸發(fā)器，宏單元（功能模塊）等。經(jīng)過優(yōu)化設(shè)計經(jīng)過優(yōu)化設(shè)計經(jīng)過設(shè)計規(guī)則檢查和反復(fù)工藝驗證經(jīng)過設(shè)計規(guī)則檢查和反復(fù)工藝驗證能正確反映所需的邏輯和電路功能及特性能正確反映所需的邏輯和電路功能及特性保證這部分設(shè)計的正確性，適合工藝制備，并達(dá)保證這部分設(shè)計的正確性，適合工藝制備，并達(dá)到最大的成品率。到最大的成品率。 單元庫可由生產(chǎn)廠家提供，可由專門的設(shè)單元庫可由生產(chǎn)廠家提供，可由專門的設(shè)計的公司提供，可自行建立計

17、的公司提供，可自行建立 下一頁下一頁上一頁上一頁目前設(shè)計公司的方式目前設(shè)計公司的方式基于單元庫基于單元庫 下一頁下一頁上一頁上一頁v電路實(shí)現(xiàn)電路實(shí)現(xiàn)（包括滿足電路性能要求的電路結(jié)包括滿足電路性能要求的電路結(jié)構(gòu)和元件參數(shù)構(gòu)和元件參數(shù)) )：調(diào)用單元庫完成；調(diào)用單元庫完成；v沒有單元庫支持：沒有單元庫支持：對各單元進(jìn)行電路設(shè)計，通過對各單元進(jìn)行電路設(shè)計，通過電路模擬與分析，預(yù)測電路的直流、交流、瞬態(tài)等電路模擬與分析，預(yù)測電路的直流、交流、瞬態(tài)等特性，之后再根據(jù)模擬結(jié)果反復(fù)修改器件參數(shù)，直特性，之后再根據(jù)模擬結(jié)果反復(fù)修改器件參數(shù)，直到獲得滿意的結(jié)果。到獲得滿意的結(jié)果。由此可形成用戶自己的單元庫由此可

18、形成用戶自己的單元庫全定制數(shù)字集成電路設(shè)計全定制數(shù)字集成電路設(shè)計典型的實(shí)際設(shè)計流程典型的實(shí)際設(shè)計流程 下一頁下一頁上一頁上一頁典型的實(shí)際設(shè)計流程版圖設(shè)計功能設(shè)計功能設(shè)計邏輯和電路設(shè)計邏輯和電路設(shè)計版圖設(shè)計版圖設(shè)計 下一頁下一頁上一頁上一頁3. 3. 版圖設(shè)計版圖設(shè)計目標(biāo)：根據(jù)邏輯與電路功能和性能要求以及工藝目標(biāo)：根據(jù)邏輯與電路功能和性能要求以及工藝水平要求來設(shè)計光刻用的掩膜版圖，水平要求來設(shè)計光刻用的掩膜版圖，ICIC設(shè)計的最設(shè)計的最終輸出。終輸出。什么是版圖？一組相互套合的圖形，各層版圖相什么是版圖？一組相互套合的圖形，各層版圖相應(yīng)于不同的工藝步驟，每一層版圖用不同的圖案應(yīng)于不同的工藝步驟，

19、每一層版圖用不同的圖案來表示。來表示。 版圖與所采用的制備工藝緊密相關(guān)版圖與所采用的制備工藝緊密相關(guān) 下一頁下一頁上一頁上一頁 下一頁下一頁上一頁上一頁自動版圖設(shè)計過程：基于單元庫自動版圖設(shè)計過程：基于單元庫 下一頁下一頁上一頁上一頁 下一頁下一頁上一頁上一頁人工版圖設(shè)計典型過程人工版圖設(shè)計典型過程單元庫中基本單元單元庫中基本單元較小的功能塊較小的功能塊總體版圖總體版圖版圖檢查與驗證版圖檢查與驗證布局布線布局布線布局布線布局布線較大的功能塊較大的功能塊布局布線布局布線布圖規(guī)劃布圖規(guī)劃 下一頁下一頁上一頁上一頁版圖檢查和驗證檢查電路連接是否有錯誤，如短路、開路、NMOS襯底接電源等。檢查從版圖中提取出網(wǎng)表，與邏輯/電路設(shè)計得到的網(wǎng)表是否一致 下一頁下一頁上一頁上一頁版圖驗證與檢查版圖驗證與檢查v 軟件支持：成熟的軟件支持：成熟的CADCAD工具用于版圖編輯、工具用于版圖編輯、人機(jī)交互式布局布線、自動布局布線以及版人機(jī)交互式布局布線、自動布局布線以及版圖檢查和驗證圖檢查和驗證 下一頁下一頁上一頁上一頁總體要求總體要求系統(tǒng)功能設(shè)計系統(tǒng)功能設(shè)計寄存器傳輸級寄存器傳輸級描述描述寄存器傳輸級寄存器傳輸級模擬與驗證模擬與驗證子系統(tǒng)子系統(tǒng)/功能塊功能塊邏輯模擬邏輯模擬與驗證與驗證電路模擬電路模擬與驗證與驗證邏輯圖邏輯圖(門