數(shù)電實(shí)驗(yàn)電子課件

1、數(shù)字電子技術(shù)實(shí)驗(yàn)室數(shù)字電子技術(shù)實(shí)驗(yàn)室 歡迎你們！歡迎你們！TTL集成邏輯門的邏輯功能與參數(shù)集成邏輯門的邏輯功能與參數(shù) 實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)?zāi)康?實(shí)驗(yàn)原理實(shí)驗(yàn)原理 實(shí)驗(yàn)儀器實(shí)驗(yàn)儀器 實(shí)驗(yàn)內(nèi)容與步驟實(shí)驗(yàn)內(nèi)容與步驟 實(shí)驗(yàn)報(bào)告要求實(shí)驗(yàn)報(bào)告要求 思考題思考題一.實(shí)驗(yàn)?zāi)康?.了解TTL集成門電路各參數(shù)的意義，加對邏輯門功能的認(rèn)識。2.掌握TTL集成門電路的邏輯功能和參數(shù)測試方法。3.根據(jù)測試結(jié)果會(huì)判斷器件的性能好壞。二.實(shí)驗(yàn)原理1.在數(shù)字電路設(shè)計(jì)中使用最多是與、或、非、異或、同或等基本的集成門電路，其性能指標(biāo)在制造過程中就已確定，無法對其參數(shù)進(jìn)行調(diào)整。因此，為保證設(shè)計(jì)電路能滿足要求，以及穩(wěn)定可靠地工作，在使用邏輯

2、門前應(yīng)對其功能與參數(shù)進(jìn)行測試。2.TTL集成與非門是數(shù)字電路中廣泛使用的一種基本邏輯門，本實(shí)驗(yàn)采用雙4輸入與非門74LS20芯片進(jìn)行測試，該芯片外形為DIP雙列直插式結(jié)構(gòu)。在一塊集成塊內(nèi)包含有兩個(gè)互相獨(dú)立的與非門。3. 常用芯片介紹TTL芯片： 74LS系列 如74LS20、74LSXX等。特點(diǎn)：電源電壓+5V，速度較快，功耗稍大。CMOS芯片：4000系列，如4011、40XX等。特點(diǎn)：電源電壓+330V，功耗小。圖圖1 74LS20芯片原理電路、邏輯符號和封裝引腳圖芯片原理電路、邏輯符號和封裝引腳圖4. 74LS20內(nèi)部結(jié)構(gòu)及引腳分配三.實(shí)驗(yàn)儀器1.智能數(shù)字電路實(shí)驗(yàn)臺(tái) 1套2.萬用表 1個(gè)

3、3.74LS20二四輸入與非門芯片 1片圖圖2 TTL與非門的電壓傳輸特性與非門的電壓傳輸特性圖圖3 電壓傳輸特性曲線測試接線圖電壓傳輸特性曲線測試接線圖四.實(shí)驗(yàn)內(nèi)容與步驟 按圖3所示電路接線，按表1要求調(diào)整電位器得到對應(yīng)的輸入電壓UI,并測量UO ，將測量結(jié)果填入表1 。1.1.電壓傳輸特性的測試電壓傳輸特性的測試UI0.20.40.60.70.80.91.11.31.41.51.62.02.63.0UO 表1 電壓傳輸特性測試表圖圖4 參數(shù)特性測試圖參數(shù)特性測試圖 分別按圖4所示電路接線，并將測量結(jié)果填入表2 。2.主要參數(shù)測試主要參數(shù)測試UOHUOLIISI1I2IL 計(jì)算 N0 P(m

4、V) 表2 參數(shù)測試表五.實(shí)驗(yàn)報(bào)告要求1.畫出實(shí)驗(yàn)電路，整理實(shí)驗(yàn)數(shù)據(jù)；2.將實(shí)驗(yàn)結(jié)果與理論分析進(jìn)行比較，并分析誤差產(chǎn)生的原因。3.實(shí)驗(yàn)報(bào)告封面上所有信息必須填寫完 整，并且必須對實(shí)驗(yàn)數(shù)據(jù)進(jìn)行分析。六.思考題1.為什么TTL與非門的輸入端懸空相當(dāng)于高電平？實(shí)際電路中TTL與非門的輸入端能否懸空？為什么？2.測量扇出系數(shù)N0的原理是什么？為什么一個(gè)門的扇出系數(shù)由輸出端為低電平時(shí)的灌電流與輸入短路電流來決定？七. 實(shí)驗(yàn)設(shè)備介紹一實(shí)驗(yàn)?zāi)康囊粚?shí)驗(yàn)?zāi)康亩?shí)驗(yàn)原理二實(shí)驗(yàn)原理三三實(shí)驗(yàn)儀器與器件實(shí)驗(yàn)儀器與器件四四. . 設(shè)計(jì)內(nèi)容與步驟設(shè)計(jì)內(nèi)容與步驟五實(shí)驗(yàn)報(bào)告要求五實(shí)驗(yàn)報(bào)告要求六六. . 思考題思考題組合邏輯電路

5、的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康囊?、?shí)驗(yàn)?zāi)康?1. 掌握組合邏輯電路的設(shè)計(jì)與測試方法。 2. 設(shè)計(jì)半加器、優(yōu)先電路、奇偶校驗(yàn)器、比較電路、二四譯碼器，并驗(yàn)證其邏輯功能。二、實(shí)驗(yàn)原理二、實(shí)驗(yàn)原理 1. 組合邏輯電路設(shè)計(jì)流程: 2. 根據(jù)最簡邏輯表達(dá)式，參考附錄資料確定芯片型號，得出接線圖，最后進(jìn)行連線，驗(yàn)證設(shè)計(jì)電路的正確性。 3. 3. 組合邏輯電路設(shè)計(jì)舉例組合邏輯電路設(shè)計(jì)舉例 例例: : 設(shè)計(jì)一個(gè)半加器。設(shè)計(jì)一個(gè)半加器。 A A、B B分別為加數(shù)分別為加數(shù)和被加數(shù)，和被加數(shù)， C C 為進(jìn)位位，為進(jìn)位位， S S為和。為和。(1) 根據(jù)實(shí)際問題得真值表如下：輸入輸出ABCS00000101

6、10011110(2) 根據(jù)真值表進(jìn)行卡諾圖化簡，得最簡邏輯式。 CABSABABAB(3) 根據(jù)最簡邏輯式查找芯片型號，并進(jìn)行連線。芯片型號：四二輸入與門： 74LS86四二輸入異或門：74LS08半加器邏輯電路圖半加器邏輯電路圖半加器接線半加器接線圖圖三三. .實(shí)驗(yàn)儀器實(shí)驗(yàn)儀器1.智能數(shù)字電路實(shí)驗(yàn)臺(tái)智能數(shù)字電路實(shí)驗(yàn)臺(tái) 2.萬用表萬用表 3.74LS20二四輸入與非門芯片二四輸入與非門芯片 四四. . 實(shí)驗(yàn)內(nèi)容與步驟實(shí)驗(yàn)內(nèi)容與步驟 1. 設(shè)計(jì)一個(gè)優(yōu)先電路，有A、B、C三個(gè)輸入端，同一時(shí)間內(nèi)只能有一個(gè)輸入信號有效，其優(yōu)先順序是：A最高、B次之、C最低。輸入輸出ABCY1Y2Y300000000

7、1001010010011010100100101100110100111100(1) 確定輸入、輸出個(gè)數(shù)，例出真值表(2)由真值表得邏輯表達(dá)式(3)選芯片 74LS04 六反相器 或74LS00四二輸入與非門 74LS08 四二輸入與門CBAYBAYAY321（4）優(yōu)先電路邏輯電路圖2. 設(shè)計(jì)一個(gè)4輸入奇偶校驗(yàn)器，當(dāng)輸入為奇數(shù)個(gè)1時(shí)，輸出為1，否則為0。（1）用異或門分析該線路，寫出邏輯表達(dá)式 DCBAY1120) 11 (*2mmmn011000101（2）根據(jù)邏輯表達(dá)式，用一片74LS86 設(shè)計(jì)出邏輯電路圖輸入輸出ABCDY00000000110010100110010010101001

8、100011111000110010101001011111000110111110111110（3）奇偶校驗(yàn)器真值表4. 設(shè)計(jì)一個(gè)二四譯碼電路，要求用設(shè)計(jì)一個(gè)二四譯碼電路，要求用與門、非門組成。與門、非門組成。 （1）根據(jù)二四譯碼電路特點(diǎn)，確定輸入、輸出個(gè)數(shù)，例出真值表 輸入輸出ABY0Y1Y2Y3001000010100100010110001(2) 邏輯表達(dá)式及邏輯電路圖BAYBAY10ABYBAY325. 設(shè)計(jì)一個(gè)數(shù)值比較電路，它有設(shè)計(jì)一個(gè)數(shù)值比較電路，它有A、B兩個(gè)二進(jìn)制輸入，如兩個(gè)二進(jìn)制輸入，如AB, Y1=1; AB,Y2=1; A=B,Y3=1 （1） 確定輸入、輸出個(gè)數(shù)，例出

9、真值表輸入輸出ABY1Y2Y300001010101010011001(2) 邏輯表達(dá)式 和邏輯電路圖BABAABYBAY31BAY2 6. 設(shè)計(jì)一個(gè)水塔水量控制系統(tǒng)電路，設(shè)計(jì)一個(gè)水塔水量控制系統(tǒng)電路，有有3臺(tái)水泵臺(tái)水泵A、B、C，水塔水量控制，水塔水量控制分水滿分水滿Y4，欠滿，欠滿Y3，少水，少水Y2和無水和無水Y1四級，控制過程為：無水開泵四級，控制過程為：無水開泵A、B、C，少水開泵，少水開泵A、B，欠滿開泵，欠滿開泵A，水滿三臺(tái)泵均停。水滿三臺(tái)泵均停。 (1) 根據(jù)題意，確定輸入、輸出個(gè)數(shù)，例出真值表輸入輸出Y1Y2Y3Y4ABC100011101001100010100000100

10、0（2）邏輯表達(dá)式和邏輯電路圖1214YCYYBYA五、五、實(shí)驗(yàn)報(bào)告要求實(shí)驗(yàn)報(bào)告要求 3.實(shí)驗(yàn)報(bào)告封面上所有信息必須填寫完 整，并且必須對實(shí)驗(yàn)數(shù)據(jù)進(jìn)行分析。 2.將實(shí)際測試結(jié)果填入相應(yīng)的表格中； 1.寫出設(shè)計(jì)過程，畫出實(shí)驗(yàn)電路，整理實(shí) 驗(yàn)數(shù)據(jù)；六、思考題六、思考題 2. 如果邏輯表達(dá)式和接線都正常，而輸出與期望值不同，如何分析故障? 1. 在組合邏輯電路設(shè)計(jì)中,真值表有什么作用?觸發(fā)器及其應(yīng)用觸發(fā)器及其應(yīng)用 實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)?zāi)康?實(shí)驗(yàn)原理實(shí)驗(yàn)原理 實(shí)驗(yàn)儀器實(shí)驗(yàn)儀器 實(shí)驗(yàn)內(nèi)容與步驟實(shí)驗(yàn)內(nèi)容與步驟 實(shí)驗(yàn)報(bào)告要求實(shí)驗(yàn)報(bào)告要求 思考題思考題一.實(shí)驗(yàn)?zāi)康?.掌握D觸發(fā)器和JK觸發(fā)器的邏輯功能及觸發(fā)方式。2.

11、熟悉現(xiàn)態(tài)和次態(tài)的概念及兩種觸發(fā)器的次態(tài)方程。二.實(shí)驗(yàn)原理1.觸發(fā)器是具有記憶功能的二進(jìn)制信息存儲(chǔ)器件，它有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號作用下，可以從一個(gè)穩(wěn)定狀態(tài)（現(xiàn)態(tài)）翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)（次態(tài)）。2.按觸發(fā)器的邏輯功能來分，觸發(fā)器可分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器和T觸發(fā)器，各種觸發(fā)器間邏輯功能可以相互轉(zhuǎn)換。3.74LS74雙D觸發(fā)器在CP脈沖上升沿觸發(fā)翻轉(zhuǎn)。此時(shí)觸發(fā)器的狀態(tài)只取決于時(shí)鐘到來前D端的狀態(tài)，狀態(tài)方程為： 1nQD4. 74LS112雙JK觸發(fā)器在CP脈沖下降沿觸發(fā)翻轉(zhuǎn)，觸發(fā)器的狀態(tài)取決于時(shí)鐘到來前J、K端 以及其初態(tài)的狀態(tài) ，狀態(tài)

12、方程為：1nnnQJQKQ三.實(shí)驗(yàn)儀器1.智能數(shù)字電路實(shí)驗(yàn)臺(tái) 1套2. 萬用表 1個(gè)3. 74LS74芯片 1片4. 74LS112芯片 1片四.實(shí)驗(yàn)內(nèi)容與步驟圖圖1 D觸發(fā)器示意圖觸發(fā)器示意圖圖圖2 JK觸發(fā)器示意圖觸發(fā)器示意圖 利用開關(guān)按表1改變 、 的邏輯狀態(tài)（D、CP狀態(tài)隨意），借助指示燈或萬用表觀測相應(yīng)的 、 狀態(tài)，并將結(jié)果記入表1中。 1.1.74LS7474LS74觸發(fā)器邏輯功能測試觸發(fā)器邏輯功能測試DRDSnQnQ CP D 110 101 101 011 00DSDRnQnQ 表表1 74LS74觸發(fā)器觸發(fā)器 、 功能測試表功能測試表DSDR 從CP端輸入單個(gè)脈沖,按表2改變

13、開關(guān)狀態(tài)。將測試結(jié)果記入表2中。2.2.74LS7474LS74觸發(fā)器觸發(fā)器D D與與CPCP端功能測試端功能測試輸 入 輸 出DCP原狀態(tài) =0原狀態(tài) =1011011110111011110DSDRnQnQ 表表2 74LS74功能測試表功能測試表1nQ 利用開關(guān)按表3改變 、 的邏輯狀態(tài)（J、K、CP狀態(tài)隨意），借助指示燈或萬用表觀測相應(yīng)的 、 狀態(tài)，并將結(jié)果記入表3中。 3.3.74LS11274LS112觸發(fā)器邏輯功能測試觸發(fā)器邏輯功能測試DRDSnQnQCPJ K 101 011 110 101 00DSDRnQnQ表表3 74LS112觸發(fā)器觸發(fā)器 、 功能測試表功能測試表DSD

14、R 從CP端輸入單個(gè)脈沖,按表4改變開關(guān)狀態(tài)。將測試結(jié)果記入表4中。4.4.74LS11274LS112觸發(fā)器觸發(fā)器J J、K K與與CPCP端功能測試端功能測試輸 入 輸 出JKCP原狀態(tài) =0原狀態(tài) =100110110011101101011011011110110nQnQDSDR1nQ 表表4 74LS112功能測試表功能測試表五.實(shí)驗(yàn)報(bào)告要求1.畫出實(shí)驗(yàn)電路，整理實(shí)驗(yàn)數(shù)據(jù)；2.將實(shí)驗(yàn)結(jié)果與理論分析進(jìn)行比較，并進(jìn)行數(shù)值分析。3.實(shí)驗(yàn)報(bào)告封面上所有信息必須填寫完 整。六.思考題1.列表整理各類觸發(fā)器的邏輯功能。2.總結(jié)實(shí)驗(yàn)結(jié)果，說明觸發(fā)器的觸發(fā)方式。計(jì)數(shù)器及其應(yīng)用計(jì)數(shù)器及其應(yīng)用 實(shí)驗(yàn)?zāi)康?/p>

15、實(shí)驗(yàn)?zāi)康?實(shí)驗(yàn)原理實(shí)驗(yàn)原理 實(shí)驗(yàn)儀器實(shí)驗(yàn)儀器 實(shí)驗(yàn)內(nèi)容與步驟實(shí)驗(yàn)內(nèi)容與步驟 實(shí)驗(yàn)報(bào)告要求實(shí)驗(yàn)報(bào)告要求 思考題思考題一.實(shí)驗(yàn)?zāi)康?. 掌握用觸發(fā)器和門電路設(shè)計(jì)計(jì)數(shù)器的方法。2.掌握異步計(jì)數(shù)器的工作原理及輸出波形。3.熟悉中規(guī)模集成電路計(jì)數(shù)器的邏輯功能，使用方法及應(yīng)用。二.實(shí)驗(yàn)原理1.對于異步加法計(jì)數(shù)器，當(dāng)?shù)臀挥?0跳變時(shí)，低位向高位有進(jìn)位，此時(shí)要求高位翻轉(zhuǎn)；低位沒有向高位有進(jìn)位，則高位保持不變。2.對于異步減法計(jì)數(shù)器，當(dāng)?shù)臀挥?1跳變時(shí)，低位向高位有借位，此時(shí)要求高位翻轉(zhuǎn)；若低位沒有向高位有借位，則高位保持不變。3. 對于異步加、減法計(jì)數(shù)器，首先要確定其工作原 理，然后根據(jù)芯片的特性來確定最終的

16、邏輯電路。三.實(shí)驗(yàn)儀器1.智能數(shù)字電路實(shí)驗(yàn)臺(tái) 1套2.萬用表 1個(gè)3.74LS74芯片 2片4.74LS112芯片 2片四.實(shí)驗(yàn)內(nèi)容與步驟 圖1 由JK觸發(fā)器構(gòu)成的四位異步二進(jìn)制加法計(jì)數(shù)器示意圖 按圖1所示電路接線，由CP端輸入單脈沖，觀察Q0、Q1、Q2、Q3的顯示結(jié)果，記入表1中。1.1.異步二進(jìn)制加法計(jì)數(shù)異步二進(jìn)制加法計(jì)數(shù)CP二進(jìn)制數(shù)CP二進(jìn)制數(shù)Q3 Q2 Q1 Q0Q3 Q2 Q1 Q00819210311412513614715表表1 異步二進(jìn)制加法計(jì)數(shù)表異步二進(jìn)制加法計(jì)數(shù)表圖2 由JK觸發(fā)器構(gòu)成的四位異步二進(jìn)制減法計(jì)數(shù)器示意圖 按圖2所示電路接線，由CP端輸入單脈沖，觀察Q0、Q1

17、、Q2、Q3的顯示結(jié)果，記入表2中。2.2.異步二進(jìn)制減法計(jì)數(shù)異步二進(jìn)制減法計(jì)數(shù)表表2 異步二進(jìn)制減法計(jì)數(shù)表異步二進(jìn)制減法計(jì)數(shù)表CP二進(jìn)制數(shù)CP二進(jìn)制數(shù)Q3 Q2 Q1 Q0Q3 Q2 Q1 Q00819210311412513614715圖3 由D觸發(fā)器構(gòu)成的四位異步二進(jìn)制加法計(jì)數(shù)器示意圖3.3.圖圖3 3為由為由D D觸發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的4 4位異步二位異步二進(jìn)制加法計(jì)數(shù)器，試用進(jìn)制加法計(jì)數(shù)器，試用74LS7474LS74雙觸發(fā)器雙觸發(fā)器設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)4 4位異步二進(jìn)制減法計(jì)數(shù)器。位異步二進(jìn)制減法計(jì)數(shù)器。4.4.試用試用74LS7474LS74雙雙D D觸發(fā)器芯片設(shè)計(jì)一觸發(fā)器芯片設(shè)計(jì)

18、一個(gè)模個(gè)模7 7計(jì)數(shù)器。計(jì)數(shù)器。五.實(shí)驗(yàn)報(bào)告要求1.給出設(shè)計(jì)原理、設(shè)計(jì)過程。2.畫出實(shí)驗(yàn)電路，整理實(shí)驗(yàn)數(shù)據(jù)；3.實(shí)驗(yàn)報(bào)告封面上所有信息必須填寫完 整，并且必須對實(shí)驗(yàn)數(shù)據(jù)進(jìn)行分析。六.思考題1.如果改用觸發(fā)器，如何實(shí)現(xiàn)異步二進(jìn)制加、減法 ？2.如果實(shí)現(xiàn)一個(gè)7進(jìn)制異步計(jì)數(shù)器，如何改進(jìn)電路？移位寄存器及其應(yīng)用移位寄存器及其應(yīng)用 實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)?zāi)康?實(shí)驗(yàn)原理實(shí)驗(yàn)原理 實(shí)驗(yàn)儀器實(shí)驗(yàn)儀器 設(shè)計(jì)內(nèi)容與步驟設(shè)計(jì)內(nèi)容與步驟 實(shí)驗(yàn)報(bào)告要求實(shí)驗(yàn)報(bào)告要求 思考題思考題一.實(shí)驗(yàn)?zāi)康?.掌握用觸發(fā)器和邏輯門設(shè)計(jì)移位寄存器的方法。2.掌握中規(guī)模4位雙向移位寄存器邏輯功能及使用方法。3.熟悉移位寄存器的應(yīng)用實(shí)現(xiàn)數(shù)據(jù)的串行、并行

19、轉(zhuǎn)換和構(gòu)成環(huán)行計(jì)數(shù)器。二.實(shí)驗(yàn)原理1.移位寄存器是一個(gè)具有移位功能的寄存器，能在脈沖的作用下根據(jù)左、右移的控制信號依次左移或右移。2.移位寄存器存取信息的方式可分為串入串出、串入并出、并入串出、并入并出四種形式。 3.雙向移位寄存器74LS194A管腳排列及功能表： S1 S0工作狀態(tài)01111 X X 0 0 0 1 1 0 1 1 置零 保持 右移 左移并行輸入RC 其中， D3、D2、D1、D0 為并行數(shù)據(jù)輸入端； Q3、Q2、Q1、Q0為并行輸出端；CP為時(shí)鐘脈沖輸入端； SL、 SR分別為左移、右移串行輸入端。圖174LS194管腳排列圖三.實(shí)驗(yàn)儀器1.智能數(shù)字電路實(shí)驗(yàn)臺(tái) 1套2.

20、萬用表 1個(gè)3. 74LS194四位雙向移位寄存器芯片 1片四.設(shè)計(jì)內(nèi)容與步驟1.1.環(huán)行移位寄存器環(huán)行移位寄存器（1）環(huán)行右移寄存器）環(huán)行右移寄存器 設(shè)置S1S0=11，D3D2D1D0 1000，加單脈沖，得初始狀態(tài)Q3Q2Q1Q0 1000；見圖2。 設(shè)置S1S0=01，并將移位寄存器的Q0端接至右移串行輸入端SR，加入單脈沖，觀察輸出狀態(tài)Q3Q2Q1Q0的變化，填入表格1。見圖3。圖2置數(shù)（設(shè)置初始狀態(tài)）圖3寄存器右移（2 2）環(huán)行左移寄存器）環(huán)行左移寄存器 設(shè)置S1S0=11，置數(shù)D3D2D1D0 1000，加單脈沖，得初始狀態(tài)Q3Q2Q1Q0 1000； 設(shè)置S1S0=10，并將移

21、位寄存器的Q3端接至左移串行輸入端SL，加入單脈沖，觀察輸出狀態(tài)Q3Q2Q1Q0的變化，填入表格1。74LS194A的邏輯功能清除模式時(shí)鐘串行輸入輸出總結(jié)S1S0CPSLSRD3 D2 D1 D0Q3 Q2 Q1 Q00XXXXX X X X X111XX 0 1 0 0101XXX X X X101XXX X X X101XXX X X X101XXX X X X110XXX X X X110XXX X X XRC （1）設(shè)置S1S0=10，依次在SL端加入0100信號，加入4個(gè)單脈沖后，觀察輸出狀態(tài)Q3 Q2 Q1 Q0的變化。 2. 2. 數(shù)據(jù)串?dāng)?shù)據(jù)串/ /并行轉(zhuǎn)換并行轉(zhuǎn)換（1）設(shè)置S1

22、S0=11，D3D2D1D0 1000，加單脈沖，得初始狀態(tài)Q3Q2Q1Q0 1000； （2）設(shè)置S1S0=10，依次加入單脈沖，觀察輸出狀態(tài)Q3的變化。3. 3. 數(shù)據(jù)并數(shù)據(jù)并/ /串行轉(zhuǎn)換串行轉(zhuǎn)換六.思考題1.使寄存器清零，除采用輸入低電平外，可否采用右移或左移的方法？可否采用并行送數(shù)法？若可行，如何進(jìn)行操作？2.如何用2片74LS194芯片構(gòu)成8位的移位寄存器？時(shí)基電路的波形產(chǎn)生與整形時(shí)基電路的波形產(chǎn)生與整形 實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)?zāi)康?實(shí)驗(yàn)原理實(shí)驗(yàn)原理 實(shí)驗(yàn)儀器實(shí)驗(yàn)儀器 實(shí)驗(yàn)內(nèi)容與步驟實(shí)驗(yàn)內(nèi)容與步驟 實(shí)驗(yàn)報(bào)告要求實(shí)驗(yàn)報(bào)告要求 思考題思考題一.實(shí)驗(yàn)?zāi)康?.熟悉555定時(shí)器的工作原理及邏輯功能。2

23、.學(xué)習(xí)555定時(shí)器的應(yīng)用。二.實(shí)驗(yàn)原理 1. 555定時(shí)器是一種多用途的數(shù)字、模擬混合集成電路，具有定時(shí)精度高、工作速度快、可靠性好、電源電壓范圍寬（3-18V）、輸出電流大（可高達(dá)200mA）等優(yōu)點(diǎn)，可組成各種波形的脈沖振蕩電路、定時(shí)電路、檢測電路、電源交換電路等。 2. 555定時(shí)器由比較器C1和C2、基本RS觸發(fā)器和三極管T1組成。利用它能方便地接成施密 特 觸 發(fā) 器 , 單 穩(wěn) 態(tài) 觸 發(fā) 器 和 振 蕩 器 。 圖1內(nèi)部結(jié)構(gòu)原理和引腳排列圖 3. 由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器 當(dāng)觸發(fā)脈沖未輸入時(shí)，ui 為“1”，其值大于 ,比較器C2的輸出為“1”。 若 0， 1，則晶體管T飽

24、和導(dǎo)通，uc遠(yuǎn)低于 ，故比較器C1的輸出也為“1”，觸發(fā)器狀態(tài)保持不變。 若 1， 0 ，則晶體管T截止，UCC通過R對電容C充電，當(dāng)uc 上升略高于 時(shí)，比較器C1的輸出為“0”，將觸發(fā)器置“0”，翻轉(zhuǎn)為 0。 可見，穩(wěn)定狀態(tài)時(shí)Q0，即輸出電壓uo 為“0”。 uo輸出為矩形脈沖，其寬度 13CCUQ23C CU13C CUQQQ23C CUQln31.1ptRCRC圖2 由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器4. 由555集成定時(shí)器組成的多諧振蕩器 接通電源，UCC經(jīng)電阻R1和R2對電容C充電，當(dāng)uc略高于 時(shí)，比較器C1輸出為“0”，uo為“0”。 此時(shí) 1，晶體管T導(dǎo)通，電容C通過R2和T放電，uc下降。當(dāng)uc下降略低于 時(shí)，比較器C2的輸出為“0”，將觸發(fā)器置“1”，Uo又由“0”變“1”。由于 0，晶體管T截止，UCC又經(jīng)電阻R1和R2對電容C充電。如此重復(fù)，uo為連續(xù)的矩形波。23C CU13C CUQQ充電回路：UCCR1R2C