存儲器基礎(chǔ)Word版

1、第3章：存儲器基礎(chǔ)3.2.2 存儲器的主要性能指標(biāo) 衡量半導(dǎo)體存儲器性能的主要指標(biāo)有存儲容量、存取速度、存儲器周期、功耗、可靠性、價格、電源種類等，其中主要的技術(shù)指標(biāo)是存儲容量和存取速度。 1.存儲容量 存儲容量是存儲器的一個重要指標(biāo)，存儲容量用“存儲單元個數(shù)×每個單元的存儲位數(shù)”來表示。例如，存儲器有256個單元，每個單元存放8位二進制數(shù)，那么該存儲器酌容量為256 x8位。存儲器芯片的容量Q與其地址線的寬度和數(shù)據(jù)線寬度有關(guān)。若地址線為的N位，數(shù)據(jù)線為M位，則Q=2N×M。2.存取速度該項指標(biāo)一般用以下兩參數(shù)中的一個來描述。(1)存取時間：一次存儲器讀/寫操作時間。(2)

2、存取周期：是指連續(xù)兩次存儲器讀寫操作之間所需要的最小時間間隔。對于讀操作，就是讀周期時間；對于寫操作，就是寫周期時間。因為在一次數(shù)據(jù)訪問后，芯片不可能無間歇地進入下一次訪問，所以，存取周期要略大于存取時間。表示上，該參數(shù)常表示為讀周期或?qū)懼芷?，存取周期是其統(tǒng)稱。3.功耗功耗反映了存儲器耗電的多少，同時也相應(yīng)地反映了它的發(fā)熱程度（溫度會限制集成度的提高）。通常要求是功耗小，這有利于存儲器的工作穩(wěn)定性。雙極型半導(dǎo)體存儲器的功耗高于MOS型存儲器。4.可靠性5.性能價格比3.4存儲器與總線的連接3.4.1 存儲器接入總線方法存儲器用于存放程序與數(shù)據(jù)。一般用非易失性存儲器ROM來存放程序，用易失性存儲

3、器RAM存放數(shù)據(jù)。計算機的存儲器有兩種體系結(jié)構(gòu)：普林斯頓體系結(jié)構(gòu)和哈佛體系結(jié)構(gòu)。 普林斯頓結(jié)構(gòu)，它的特點是計算機只有一個存儲器地址空間，ROM和RAM被安排在這一地址空間的不同區(qū)域，CPU訪問ROM和訪問RAM使用相同的指令，因此總線上也就只有一種存儲器讀激勵。2.2節(jié)中關(guān)于存儲器的描述適合普林斯頓結(jié)構(gòu)。8086、奔騰、ARM等計算機系統(tǒng)采用的是普林斯頓結(jié)構(gòu)。 哈佛結(jié)構(gòu)的特點是計算機的ROM和RAM被安排在兩個不同的地址空間，ROM和RAM可以有相同的地址，CPU訪問ROM和訪問RAM使用的是不同的訪問指令，于是總線上也就有兩種存儲器讀激勵。兩種讀激勵唯一的區(qū)別體現(xiàn)在控制總線上：RAM的讀控制

4、信號是、而ROM的讀控制信號是。MCS-51系列單片機采用的是哈佛結(jié)構(gòu)。(1)存儲器與總線連接方法存儲器接入總線的理論基礎(chǔ)是化總線激勵為存儲器激勵，化存儲器響應(yīng)為總線響應(yīng)： 將總線AB上的激勵(地址信號)化為存儲器激勵和Ak-1A0；1 / 8將總線CB上的激勵(控制信號)化為存儲器激勵和；將存儲器響應(yīng)(由D7D0輸出)接入總線DB。依此將存儲器接入總線，見圖3-10 a。注意：圖中芯片內(nèi)的字母表示芯片的引腳，芯片外的字母表示總線的引腳。ABL為AB的低k位，ABH為AB中ABL之外的高若干位。 圖3-10 存儲器接入總線方法 上述方法適合于普林斯頓體系。而對于哈佛體系，比如MCS-51單片機

5、，存儲器接入總線方法見圖3-10 b)和c)。圖3-10中存儲器各引腳接入總線的接法基本是確定的：依下標(biāo)對應(yīng)原則，D7D0與8位DB連接、Ak-1A0與ABL連接；存儲器的引腳、與總線對應(yīng)引腳相連。抽象部分僅存儲器引腳和與地址總線引腳ABH的連接，更具體的說抽象在譯碼器。一個設(shè)計正確的譯碼器會將ABH上的某地址碼譯成0送，作為存儲器片選信號。3.4.2地址譯碼方法由前述可知，存儲器與DB和與CB的連接明確簡單，關(guān)鍵是與AB的連接。其中尤為重要的是譯碼環(huán)節(jié)的設(shè)計。本節(jié)著重討論這一問題。1 譯碼器譯碼器是一個多輸入單輸出的邏輯器件。其定義是：輸入端輸入某代碼時，輸出端輸出有效信號的邏輯器件叫譯碼器

6、。圖3-11為譯碼器示意圖，有3位輸入線，1位輸出線。當(dāng)輸入為3位某代碼時輸出端輸出有效信號，輸入3位其他代碼時輸出端輸出無效信號。有效信號為高電平(邏輯1)叫譯中為高譯碼器，有效信號為低電平(邏輯0)叫譯中為低譯碼器。將8個譯中為低譯碼器封裝在一起，加上控制譯碼端G1、構(gòu)成74LS138譯碼器，見圖3-12a。相應(yīng)引腳分布圖見圖3-12b，真值表見表3-5。表中H表示高電平或邏輯1，L表示低電平或邏輯0。 圖3-11 譯碼器示意圖 圖3-12 74LS138邏輯圖可用作譯碼器的邏輯器件有GAL、PLD等。用GAL、PLD譯碼可使線路精簡，還可做到硬件線路加密。有興趣的讀者可參閱相關(guān)資料。表3

7、-5 74LS138真值表2.地址譯碼方法微機系統(tǒng)圖1-1中，主片CPU是通過輸出地址來訪問存儲器是的，即由地址線上送出的地址信息選中某一存儲器片的某個單元進行讀寫。由圖3-10 AB與從片的連接方式可知，芯片選擇是由高位地址ABH譯碼實現(xiàn)的，被選芯片中的單元選擇直接由低位地址ABL確定。地址譯碼方法即由ABH產(chǎn)生的方法，具體有線選法、全地址譯碼法、局部地址譯碼法三種，見圖3-13。 圖3-13地址譯碼方法示意圖(1) 線選法所謂線選法就是用ABH中某一位地址線作為片選信號直接接到存儲器芯片的片選端。此法一般用于擴展少量的從片。這種方法的優(yōu)點是節(jié)省了硬件譯碼器，結(jié)構(gòu)簡單，成本低廉。缺點是各從片

8、地址空間是斷續(xù)的，每個從片內(nèi)單元的地址又可能出現(xiàn)大量重疊。地址重疊指一個從片單元占的地址多于一個的情況。(2) 全地址譯碼法線選法使總線地址空間沒有被充分利用，可接的芯片少。若擴展較多芯片片，需全地址譯碼?！叭刂贰敝溉康刂肪€參與從芯片的連接，參照圖3-10，就是 AB的位數(shù)=ABH的位數(shù)+ABL的位數(shù)這種方法的優(yōu)點是各芯片地址空間連續(xù)，無地址重疊現(xiàn)象。缺點是譯碼電路復(fù)雜，成本較高。(3) 局部地址譯碼法指部分地址線參與存儲器芯片的連接，參照圖圖3-10，就是 AB的位數(shù)ABH的位數(shù)+ABL的位數(shù)這種方法的優(yōu)點缺點介于上述二者之間。是用的較多的一種方法。我們讀圖3-13：芯片中的字母表示該芯

9、片引腳。芯片外的字母表示地址總線的引腳，芯片外相同字母表示同一引腳。設(shè)圖中地址總線AB的位數(shù)為16；DB、CB略去沒畫。左邊的譯碼芯片為74LS138。0#芯片屬于局部地址譯碼法，參與連接的地址總線7位：ABL為3位，A2、A1、A0；ABH為4位A15、A14、A13、A12。AB的位數(shù)ABH的位數(shù)+ABL的位數(shù)。1#芯片屬于全地址譯碼，參與連接的地址總線為16位：ABL為12位，A11A0；ABH為4位A15、A14、A13、A12。AB的位數(shù)=ABH的位數(shù)+ABL的位數(shù)。2#芯片為線選法，參與連接的地址總線為3位： ABL為2位，A1A0；ABH為1位A15。直接由A15作為其片選輸入。

10、3.4.3 地址位圖地址位圖是由地址總線和地址信息構(gòu)建的一張圖。其作用如下：讀圖。由已有微機硬件電路填寫地址位圖，獲悉微機系統(tǒng)各芯片地址。硬件設(shè)計。由微機系統(tǒng)的地址要求填寫地址位圖，由地址位圖設(shè)計出譯碼電路，從而完成各從片與地址總線AB的連接。從而完成微機硬件設(shè)計。在以后章節(jié)我們將實踐?，F(xiàn)在我們實踐一下：讀出圖3-13各芯片地址。 求0#芯片地址位圖。 先將地址總線逐位列于位圖上部。而后分析參與0#芯片連接的地址線： (1)由譯碼器分析片選信號的產(chǎn)生條件。結(jié)合74LS138的真值表知，只有A15輸出1，譯碼器才譯碼；只有A14、A13、A12都輸出0，才輸出0到0#芯片的腳。即主片CPU通過A

11、15A14A13A12輸,出1000，選中0#芯片。將此信息填入地址位圖高4位。(2)從片被選中后ABL輸出地址分析。0#芯片被選中(輸入0)，此時的ABL才有意義，A2、A1、A0任一組輸出值都對應(yīng)0#芯片地址；這樣的輸出值有8組，將之填入位圖低3位。(3)與0#芯片無關(guān)的地址線填×得0#芯片地址位圖如圖3-14。圖3-14 0#芯片地址位圖此地址位圖一共8行，意味著0#號芯片有8個單元，即8個地址。地址位圖的簡單畫法見圖3-14最后一行。圖中×表示取0或1都可以，位圖有×表示對應(yīng)芯片存在地址重疊現(xiàn)象。圖3-14中×取值的不同將使0#芯片獲得不同的地址

12、空間。當(dāng)×全部取0時，由0#芯片地址位圖求得其地址空間：1000000000000000b1000000000000111b，寫成16進制為8000H8007H。依此同樣可求1#芯片地址位圖如圖3-15。 圖3-15 1#芯片地址位圖1#芯片無地址重疊現(xiàn)象，地址范圍：F000HFFFFH2#芯片地址位圖如圖3-16。 圖3-16 2#芯片地址位2#芯片地址重疊現(xiàn)象嚴重，×全部取0時地址為0000H0003H。以后的分析與設(shè)計，用到的地址位圖都以簡記圖出現(xiàn)。3.4.4 存儲器接入總線實例例3-1：設(shè)計一個單片機系統(tǒng)：程序存儲器為4KB，數(shù)據(jù)存儲器為8KB。要求數(shù)據(jù)存儲器地址不

13、能出現(xiàn)重疊現(xiàn)象。分析：此例對存儲器地址沒有提出要求，我們可以自行安排。程序存儲器用EPROM，圖3-5的2732。數(shù)據(jù)存儲器用RAM，圖3-2的6264。設(shè)計總原則是由抽象到具體。(1) ROM接入總線 參照圖3-10b畫出2732與總線連接的抽象圖如圖3-17a。其實其抽象部分只是譯碼器而已。設(shè)計譯碼器的方法是先分配地址，再作出地址位圖，依據(jù)地址位圖ABH輸出地址譯出片選信號單片機程序存儲器ROM的地址必須從0開始安排，所以2732地址分配為0000H0FFFH；根據(jù)地址得地址位圖如圖3-17b；再用或門充當(dāng)譯碼器，見圖3-17c，或門能將數(shù)碼A15A14A13A12=0000譯成=0。 圖

14、3-17 2732譯碼器設(shè)計圖由于本例對2732地址是否重疊沒提要求，因此沒必要采用成本較高的全地址譯碼法，可以直接用A12充當(dāng)。這樣，可以省掉一個或門。(2) RAM接入總線參照圖3-10c畫出6264與總線連接的抽象圖如圖3-18a。 單片機數(shù)據(jù)存儲器RAM的地址一般沒有特殊要求，本例將地址安排為0000H1FFFH。根據(jù)地址得地址位圖如圖3-18b；用74LS138譯碼，見圖3-18c，將數(shù)碼A15A14A13=000譯成=0。 圖3-18 6264譯碼器設(shè)計圖本例要求數(shù)據(jù)存儲器不能出現(xiàn)地址重疊，所以必須采用全地址譯碼。 2732與6264兩地址似乎有沖突(不同的芯片有相同的地址)，但沒有問題，因為單片機存儲器系統(tǒng)是哈佛結(jié)構(gòu)，程序存儲器和數(shù)據(jù)存儲器分屬不同空間。 習(xí)題與思考題2.SRAM6264芯片的地址線為A12A0，其存儲容量為多大？。4.64KB的SRA