高速信號(hào)的擴(kuò)頻時(shí)鐘的測(cè)試分析_圖文

1、胡為東系列文章之二高速信號(hào)的SSC擴(kuò)頻時(shí)鐘測(cè)試分析美國(guó)力科公司胡為東摘要:由于FCC、IEC等規(guī)定電子產(chǎn)品的EMI輻射不能超出一定的標(biāo)準(zhǔn)。因此電路設(shè)計(jì)者需要從多個(gè)角度來思考如何降低系統(tǒng)的EMI輻射,如進(jìn)行合理的PCB布線、濾波、屏蔽等。由于信號(hào)的輻射主要是由于信號(hào)的能量過于集中在其載波頻率位置,導(dǎo)致信號(hào)的能量在某一頻點(diǎn)位置處的產(chǎn)生過大的輻射發(fā)射。因此為了進(jìn)一步有效的降低EMI輻射,芯片廠家在設(shè)計(jì)芯片時(shí)也給容易產(chǎn)生EMI的信號(hào)增加了SSC(Spread Spectrum Clocking即擴(kuò)頻時(shí)鐘的功能,采用SSC的功能可以有效的降低信號(hào)所產(chǎn)生的EMI。當(dāng)前PCIE、SATA、SAS、USB3.

2、0等幾乎所有的高速芯片都支持SSC的功能。本文就將SSC的基本概念、SSC的測(cè)試測(cè)量方法做一介紹。關(guān)鍵詞:力科SSC 擴(kuò)頻時(shí)鐘EMI 眼圖一、SSC(擴(kuò)頻時(shí)鐘的概念如下圖1所示為一信號(hào)在是否具有SSC前后的頻譜對(duì)比。圖中藍(lán)色曲線為沒有SSC時(shí)候的頻譜,淺色的為具有SSC時(shí)的頻譜。從圖中可見,未加SSC時(shí),信號(hào)的能量非常集中,且幅度很大;而加了SSC后,信號(hào)能量被分散到一個(gè)頻帶范圍以內(nèi),信號(hào)能量的整體幅度也有明顯降低,這樣信號(hào)的EMI輻射發(fā)射就將會(huì)得到非常有效的抑制。這就是通過使用SSC 擴(kuò)頻時(shí)鐘的方法抑制EMI輻射的基本原理。使用SSC的方法能在多大程度上抑制EMI輻射和調(diào)制后信號(hào)能量在多寬頻

3、率范圍內(nèi)變化有關(guān),頻率變化范圍越大,EMI抑制量越大。但這兩者需要一個(gè)權(quán)衡,因?yàn)轭l率變化范圍太大會(huì)使系統(tǒng)的時(shí)序設(shè)計(jì)帶來困難。在Intel的Pentium4處理器中建議此頻率變化范圍要小于時(shí)鐘頻率的0.8%,如對(duì)于100MHZ的時(shí)鐘,如果按照+/-8%來調(diào)制的話,頻率的變化范圍就是99.2MHZ-100.8MHZ。而對(duì)于100MHZ參考時(shí)鐘的系統(tǒng)工作到100.8MHZ,可能會(huì) 圖1 SSC擴(kuò)頻時(shí)鐘的圖示導(dǎo)致處理器超出額定工作頻率,帶來其它系統(tǒng)工作問題。因此在實(shí)際系統(tǒng)工作中一般都采用負(fù)向調(diào)制(downspeading以保證時(shí)序上的最小周期要求,因此圖1中的具有SSC的信號(hào)能量變化范圍主要集中在信號(hào)

4、載頻的左側(cè)。當(dāng)前高速串行數(shù)據(jù)中比較常用的SSC頻率為30KHZ、變調(diào)深度為0.5%。為了保證SSC處在規(guī)定的工作范圍以內(nèi),對(duì)SSC的測(cè)試是非常重要的。二、SSC(擴(kuò)頻時(shí)鐘對(duì)信號(hào)的影響SSC會(huì)導(dǎo)致信號(hào)的頻率產(chǎn)生波動(dòng)。如果以信號(hào)的某一個(gè)邊沿為參考基準(zhǔn),無限的累加波形數(shù)據(jù),則應(yīng)可以觀察到因頻率的變化而導(dǎo)致的波形邊沿位置的變化。如下圖2所示的上側(cè)波形為一串行數(shù)據(jù)的模擬余輝顯示,從余輝圖中可見,信號(hào)邊沿隨著時(shí)間的變化呈現(xiàn)不同程度的變化。圖2所示的下側(cè)波形為對(duì)上側(cè)模擬余輝波形做水平余輝直方圖的結(jié)果(F4=Phistogram(F1,通過直方圖的方法將頻率的變化反應(yīng)到縱軸上,可以進(jìn)一步更加明顯的看出信號(hào)邊沿

5、的變化情況。 圖2 頻率波動(dòng)對(duì)信號(hào)邊沿位置的影響(有SSC 圖3 頻率波動(dòng)對(duì)信號(hào)邊沿位置的影響(無SSC 圖4頻率波動(dòng)對(duì)信號(hào)邊沿位置的影響(有SSC放大后的圖示(時(shí)基起始點(diǎn)為-75ns 圖5頻率波動(dòng)對(duì)信號(hào)邊沿位置的影響(無SSC放大后的圖示(時(shí)基起始點(diǎn)為-75ns從上圖所示,帶有SSC的余輝直方圖逐漸呈現(xiàn)三角形的變化,而沒有SSC時(shí)則理論上應(yīng)趨于高斯分布。三、SSC(擴(kuò)頻時(shí)鐘的測(cè)量力科示波器中集成了兩種常用的方法用于測(cè)量SSC。一種是利用力科示波器中的抖動(dòng)追蹤(track功能可以很方便的觀察和分析信號(hào)中的SSC的頻率、調(diào)制深度等參數(shù),如下圖6所示,F1為1Gbps的信號(hào)波形,F2為對(duì)F1波形頻

6、率的追蹤,F3是對(duì)F2波形的濾波;另外一種是直接利用力科示波器中的SSCTrack函數(shù)分析功能,如下圖6中的F5是直接用力科示波器中的函數(shù)SSCTrack功能進(jìn)行SSC波形追蹤的結(jié)果,此功能和對(duì)頻率進(jìn)行追蹤的功能很類似,相當(dāng)于將頻率追蹤、濾波的功能集成到一起,因此F5的運(yùn)算對(duì)象是數(shù)據(jù)波形F1,且該功能還將信號(hào)的頻率1GHZ作為一個(gè)基準(zhǔn),因而測(cè)量得到最大頻率和最小頻率分別為467.8KHZ和-4.5058MHZ(用第一種的Track功能測(cè)得的值為1.000039GHZ和995.351MHZ,調(diào)頻寬度為4.9736MHZ(變調(diào)深度為0.49736%。SSC擴(kuò)頻時(shí)鐘的頻率約為30.39KHZ。 圖6

7、 SSC擴(kuò)頻時(shí)鐘的測(cè)試F2和F3的參數(shù)設(shè)置: 圖7 F2對(duì)F1的頻率進(jìn)行追蹤設(shè)置 圖8 F3對(duì)F2進(jìn)行抽點(diǎn)和濾波設(shè)置(濾波之前先對(duì)波形進(jìn)行抽點(diǎn)運(yùn)算,可提高速度和更為平滑的進(jìn)行濾波 圖9 F5對(duì)F1進(jìn)行SSCTrack的設(shè)置由于SSC波形的頻率比較低,約為30KHZ(周期約為33.3us,因此對(duì)采集多大的數(shù)據(jù)量進(jìn)行分析有一定的要求,如測(cè)試中一屏幕采集5個(gè)SSC波形周期的話,則總的采集時(shí)間長(zhǎng)度約為200us,如果設(shè)置示波器采樣率為20GS/S,那么則需要采集至少4M(200us/50ps的數(shù)據(jù)量。上述提到的Track功能是指某一參數(shù)(如本例中的頻率的變化范圍表示在縱軸上,由于這一參數(shù)是隨著時(shí)間的變

8、化而變化的,因此通過Track圖可以觀察到參數(shù)隨著時(shí)間的變化情況,具體可參見力科相關(guān)的介紹文檔。如下圖10所示對(duì)時(shí)鐘周期的追蹤示意圖: 圖10 時(shí)鐘周期參數(shù)的追蹤(Track圖四、帶有SSC(擴(kuò)頻時(shí)鐘的串行數(shù)據(jù)的眼圖測(cè)量SSC的使用會(huì)影響到串行數(shù)據(jù)眼圖的測(cè)量效果,因此在進(jìn)行信號(hào)眼圖測(cè)量驗(yàn)證時(shí)需要選擇合適的鎖相環(huán)。如使用一階的FC Golden PLL測(cè)量帶有SSC的SATA眼圖結(jié)果如圖11左圖所示,眼圖觸碰到了信號(hào)模板,這是由于一階PLL不能跟蹤SSC帶來的頻率變化。采用二階PLL測(cè)量出的眼圖結(jié)果如圖11右圖所示,這使得在有SSC時(shí)能測(cè)量出有意義的眼圖結(jié)果。有些芯片不能關(guān)閉SSC功能,那么這時(shí)候采用二階PLL的方式仍然能判斷出信號(hào)的質(zhì)量。所以在有SSC時(shí)要注意串行數(shù)據(jù)眼圖的PLL設(shè)置。 圖11 帶SSC的SA TA信號(hào)帶分別使用一階和二階PLL設(shè)置時(shí)的眼圖測(cè)試五、小結(jié) 本文簡(jiǎn)要介紹了 SSC 擴(kuò)頻時(shí)鐘的基本概念以及如何使用力科示波器進(jìn)行信號(hào)的擴(kuò)頻時(shí) 鐘的測(cè)試。由于當(dāng)今電路系統(tǒng)中的信號(hào)速率越來越高，因此 EMI 問題也越來越普遍，因此 在最新的一些高速串行數(shù)據(jù)規(guī)范中，如 USB3.0、PCIE3.0 等都特別強(qiáng)調(diào)了 SSC 的測(cè)試。力 科示波器中的余輝