簡易頻譜分析儀的設計與制作

1、 1 方案論證與選擇1.1 本征頻率正弦波產(chǎn)生的方案比較與選擇方案一:采用DDS信號發(fā)生器來產(chǎn)生本征頻率正弦波。其實現(xiàn)方法是:利用單片機波表到FPGA的RAM中,然后將波表數(shù)據(jù)輸出到D/A中,通過D/A轉(zhuǎn)換而得到。該方法實現(xiàn)簡單,只需要一片DA芯片就可以了,但由于此方法只能產(chǎn)生頻率較低的正弦波,對題目中所要求的1MHz-30MHz頻率范圍的正弦波產(chǎn)生比較困難,因此舍棄該方法。方案二:采用鎖相環(huán)的頻率合成技術實現(xiàn)。原理框圖如下所示:通過改變程序分頻器的分頻比可以獲得頻率穩(wěn)定度等同與晶振的輸出信號,基于鎖相環(huán)的窄帶跟蹤特性,可以較好的選擇所需頻率信號,抑制雜散分量。但由于鎖相環(huán)本身是個惰性環(huán)節(jié),頻

2、率轉(zhuǎn)換時間較長,同時受VCO可變頻率范圍的影響,頻帶不能做的很寬。方案三:采用AD9851來產(chǎn)生本征頻率正弦波。AD9851是AD公司最新推出的采用先進CMOS技術生產(chǎn)的具有高集成度的直接數(shù)字合成器,內(nèi)置32位頻率累加器、10bit高速DAC、高速比較器和可軟件選通的時鐘6倍頻電路。外接參考頻率源時,AD9851可以產(chǎn)生頻譜純凈、頻率和相位都可控且穩(wěn)定度非常高的正弦波,可以直接作為信號源。由于要產(chǎn)生的正弦波信號要穩(wěn)定度高、相位穩(wěn)定、頻帶較寬,且目前有可用的AD9851模塊可用,因此采用方案三。1.2混頻電路的方案比較與選擇方案一:采用三極管電路實現(xiàn)信號的混頻。電路原理圖如右圖所示:其中:為輸入

3、的待測信號,為本征頻率正弦波信號。由于在該方案中用到了分立元件三極管,電路中容易產(chǎn)生非線性失真,同時,相對于數(shù)字電路來說,該電路性能也不是很穩(wěn)定。方案二:采用模擬乘法器芯片AD835實現(xiàn)信號的混頻。AD835是電壓輸出的模擬乘法器,其基本功能是實現(xiàn)W=XY+Z。該乘法器芯片可以實現(xiàn)250MHz范圍內(nèi)信號的混頻。電路的原理圖如右圖所示:根據(jù)以上的分析可知,由AD835實現(xiàn)的混頻器電路性能要優(yōu)于采用三極管實現(xiàn)的混頻器電路,因此,采用方案二實現(xiàn)電路。1.3窄帶濾波器的方案選擇與比較方案一:直接采用RC電路實現(xiàn)窄帶濾波器功能。即直接將R和C接成低通加高通或帶通的形式。由于窄帶濾波器的帶寬非常窄,且頻率

4、范圍非常高,因此要實現(xiàn)電路的功能,電路的階數(shù)要很高,電路相對比較繁瑣。方案二:采用專用濾波器芯片Max264實現(xiàn)窄帶濾波功能。MAX264主要由兩個獨立的濾波單元、分頻單元、fo 邏輯單元、Q邏輯單元及模式設置單元等電路組成。該芯片內(nèi)集成了設計濾波器所需的電阻電容,在應用中幾乎不用外接器件,其中心頻率、Q值及工作模式都可以通過對引腳編程控制,它可以工作于帶通、低通、高通、帶陷或是全通模式,時鐘輸入(外接時鐘信號或晶振和5 比特編碼控制可以精確地設置中心頻率fo及Q值(0.564。通過減小fclk/fo比值,可使其通帶截止頻率達140kHz。根據(jù)以上的分析比較可知,方案二實現(xiàn)簡單,性能優(yōu)良簡易頻

5、譜分析儀的設計與制作 王澤軍(武漢大學電子信息學院 湖北·武漢 430079摘要:本系統(tǒng)是根據(jù)外差原理,采用被測信號與本征頻率混頻來實現(xiàn)。該方法可以實現(xiàn)對1MHz-30MHz頻率范圍內(nèi)信號的頻譜分析。頻率分辨率和誤差都要小于10KHz。我們利用DDS集成專用芯片AD9851來產(chǎn)生本征頻率的正弦波信號,通過由AD835實現(xiàn)的乘法器實現(xiàn)頻率的合成,然后經(jīng)過基于Max264的窄帶濾波器,得到所測信號的頻譜特性曲線。整個系統(tǒng)實現(xiàn)簡單,操作界面友好。關鍵詞:DDS 混頻 窄帶濾波 中圖分類號:C914 文獻標識碼:A 文章編號:1007-3973(20081-078-2 ,因此采用方案二。2系

6、統(tǒng)實現(xiàn)的總體框圖 整個系統(tǒng)思路明確、結(jié)構清晰。在該系統(tǒng)的實現(xiàn)中采用AD9851產(chǎn)生本征頻率的正弦波信號,采用AD835芯片實現(xiàn)信號的混頻,利用Max264實現(xiàn)窄帶濾波,然后通過AD637實現(xiàn)峰值的檢測。3理論分析與計算在設計中,首先根據(jù) 所需的頻率響應特性,確定出品質(zhì)因數(shù)(Q及截止頻率,由Q 值進而確定出N 值:Q=64/(128-N 模式1,3,4Q=90.51/(128-N 模式2也可以由Q 值查右表得出N 。得到N 后,進而可以求出fclk/fo 值:fclk/fo=(N+13 模式1,3,4;fclk/fo= (N+13 / 模式2。因為時鐘頻率fclk 所以即可求出fo 。4 各功能

7、電路的實現(xiàn)4.1自動增益控制電路的實現(xiàn)由于待測的信號頻率范圍為1MHz-30MHz ,因此需要AD9851產(chǎn)生的本征頻率的正弦波要有很寬的頻帶范圍,而在較寬的頻帶內(nèi),信號的幅度會有所衰減。但是系統(tǒng)對本征頻率正弦波的要求是幅度穩(wěn)定,因此引入AGC 電路。該電路采用AD603實現(xiàn),能夠?qū)?0M 帶寬內(nèi)實現(xiàn)-1dB -41dB 的自動增益控制。具體電路的實現(xiàn)如下圖所示:4.2混頻電路的實現(xiàn)采用AD835實現(xiàn)信號的混頻,其電路的實現(xiàn)較簡單,如下圖所示: 4.3峰值檢測電路的實現(xiàn)由于直接測取信號的峰值比較困難,而測取信號有效值相對比較簡單,因此采用AD 公司生產(chǎn)的專用有效值檢測集成芯片AD637。電路的

8、實現(xiàn)如下圖所示:5 測試條件與測試數(shù)據(jù)表格5.1測試儀器與測試環(huán)境PC 機:清華同方P4 1.7G ,512M 雙蹤數(shù)字存儲示波器:TEKTRONIX TDS1002信號發(fā)生器:AGILENT 33120A 直流穩(wěn)壓穩(wěn)流電源:SG1733SB3A 偉福仿真機:SH515.2測試數(shù)據(jù)表格(略6 結(jié)論本系統(tǒng)基本實現(xiàn)了題目要求的要求,而且有些指標要優(yōu)于題目要求,如在頻率分辨率上我們可以做到小于5KHz ,并擴展了輸出信號的頻帶范圍。同時在信號頻率的測取上我們可以將誤差控制在510以下。參考文獻:1 全國大學生電子設計競賽組委會(編.全國大學生電子設計競賽獲獎作品精選(2003M.北京:北京理工大學出版社,2005.2李朝青 編.單片機原理及接口技術M.北京:北京航空航天大學出版社, 2003年1月第9次印刷.3謝自美 主編.電子線路設計·實驗·測試M.武漢:華中科技大學出版社,2003年1月印刷第二版.4李瀚蓀.電路分析基礎M.北京:高等教育出版社.2002年第四版.5謝嘉奎主編.電子線路非線性部分M.北京:高等教育出