用戶手冊rk原廠rk3288rk3368160sdk hdmi使用說明v

1、福州瑞芯微密級狀態(tài)：()()內(nèi)部()公開( )RK3288&RK3368&RK3229_Android5.1&6.0-SDK使用說明（一部）福州瑞芯微FuzhouRockchipsSemiconductorCo . ,(版本所有,)文件狀態(tài)： 正在修改 正式發(fā)布當前版本：V1.2作者：ZY完成日期：2015-05-12審核：ZXZ完成日期：2016-5-12福州瑞芯微版 本 歷 史版本號作者修改日期修改說明備注1.0ZY2015-08-01創(chuàng)建1.1ZY2015-08-20添加如何設置默認分辨率1.2ZY2015-05-12支持 RK3229福州瑞芯微目 錄1簡介22硬

2、件設計23功能24配置24.1設置默認輸出分辨率24.2驅(qū)動能力34.2.1RK3288/RK336834.2.2RK322944.3HDCP54.4CEC54.5調(diào)試64.5.1EDID64.5.2查看寄存器64.5.3內(nèi)核 Debug 選項74.5.4命令行調(diào)試71福州瑞芯微1 簡介如何配置 RKHDCP、CEC、驅(qū)動能力等，適用于本文檔內(nèi)置，RK3288&RK3368&RK3229 的 Android5.1&6.0 SDK。2硬件設計詳見各平臺硬件設計指南。3功能4配置驅(qū)動位于kernel/drivers/rockchip/rockchip-v2 目錄。4.1 設

3、置默認輸出分辨率在板級 dts 文件的節(jié)點里添加 rockchip,defaultmode = <value>，<value>值可以在 rockchip-.h 的_infomation_code 中查到相應值。例如，設置默認分2功能RK3288RK3368RK3229最大輸出分辨率3840x21604096x21604096x2160隔行模式NNY4K 60HzRGB/YCbCr444/YCbCr422YCbCr420YCbCr42010bitYNYHDCP1.4YYYHDCP2.2NYY福州瑞芯微辨率為 720P60Hz 輸出：4.2 驅(qū)動能力4.2.1 RK3288

4、/RK3368PHY 寄存器 PHYTX_VLEVCTRL 用于調(diào)整的信號幅度，具體定義如下：Bit0:4 : tmds_clk +/- 信號幅度，值越低，驅(qū)動能力越強；Bit5:9: tmds_data +/- 信號幅度，值越低，驅(qū)動能力越強。PHY 寄存器 PHYTX_CLKSYMCTRL 用于調(diào)整Data 信號的預加重和上升斜率，具體定義如下：Bit0：Clock 信號使能Bit3:1：Data 信號預加重，定義如下Bit4:5：Data 信號 sloop boost加大預加重或 sloop boost，可以提升 Data 信號的上升斜率，但會降低信號的上升/下降時間。配置代碼位于dri

5、ver/rockchip/rockchip-v2/rockchip_v2_hw.c 的函數(shù)3static int rockchip_v2_config_phy(struct_dev *_dev).TX_SYMON(Bit3)TX_TRAON(Bit2)TX_TRBON(Bit1)預加重10001010.081100.171110.25&status = "okay" rockchip,defaultmode = <4>福州瑞芯微3288/3368 驅(qū)動里的配置是基于 RK 樣機調(diào)試的，客戶需要根據(jù)具體的板子來調(diào)整。4.2.2 RK3229信號強度由 dt

6、s節(jié)點下屬性 rockchip,phy_table 決定，格式定義如下：<支持的最大時鐘頻率> <預加重> <斜率> <CLK 幅度> <D0 幅度> <D1 幅度> <D2幅度><4 4 4 4>表示 預加重 0、斜率 0 、CLK 幅度 4 、D0 幅度 4、D1 幅度4、D2 幅度 4 的最大適用時鐘為 165MHz。RK3229輸出有兩種電路設計，兩種電路設計對應不同的寄存器配置：l不帶上拉電路l帶上拉電路4&status = "okay"rockchip,pul

7、lup = <&gpio2 GPIO_D3 GPIO_ACTIVE_HIGH> rockchip,phy_table =<225000000 0 0 4 8 8 8>,<340000000 1 0 6 14 14 14>,&status = "okay" rockchip,phy_table =<4 4 4 4>,<225000000 0 0 6 6 6 6>,<340000000 1 0 6 10 10 10>,<594000000 1 0 7 10 10 10>rockc

8、hip_v2_write_phy(_dev, PHYTX_CLKSYMCTRL, v_OVERRIDE(1) | v_SLOPEBOOST(0) | v_TX_SYMON(1) | v_TX_TRAON(0) | v_TX_TRBON(0) | v_CLK_SYMON(1);rockchip_v2_write_phy(_dev, PHYTX_VLEVCTRL,v_SUP_TXLVL(18) | v_SUP_CLKLVL(17);福州瑞芯微屬性rockchip,pullup 指定上拉使能的GPIO。有的電路直接只用 HPD 信號作為上拉開關(guān)，也需要在 dts 中配置rockchip,pullup

9、。4.3 HDCP要支持 HDCP1.4，需要做兩個修改：l 在板級 dts 文件的節(jié)點里添加 rockchip,hdcp_enable = <1>，例如：l 使用 HDCP Key2.0 工具燒寫 HDCP 1.x Key。4.4 CEC在板級 dts 文件的節(jié)點里添加 rockchip,cec_enable = <1>，例如：5&status = "okay" rockchip,cec_enable = <1>&status = "okay" rockchip,hdcp_enable = <1

10、><594000000 1 0 7 13 13 13>福州瑞芯微RK3368 還需要做以下修改：4.5 調(diào)試4.5.1 EDID節(jié)點/sys/class/display/debug 可以查看 sink的 EDID，含原始數(shù)據(jù)和解析后。4.5.2 查看寄存器6commit 9077ac86036f1b614dd9d1951479bddc1796180f Author: Zheng Yang <zhengyangrock-> Date:Tue Jun 30 11:19:31 2015:rk3368/rk3288: add debugfs node regs_phy t

11、o modify phy regs.and rename debugfs nodeto regs_ctrl.- a/arch/arm64/boot/dts/rk3368.dtsi+ b/arch/arm64/boot/dts/rk3368.dtsi -614,7 +614,7 <&i2s_pll &clk_gpll>, <&spdif_8ch_pll &clk_gpll>,<&i2s_2ch_pll &clk_gpll>, <&usbphy_480m&usbotg_480m_out>

12、,<&clk_uart_pll &clk_gpll>, <&aclk_gpu &clk_cpll>,- <&clk_cs &clk_gpll>, <&clk_32k_mux &pvtm_clkout>+<&clk_cs &clk_gpll>, <&clk_32k_mux &xin_32k> rockchip,clocks-init-rate =<&clk_gpll 576000000>,<&cl

13、k_core_b792000000>,<&clk_core_l 600000000>,<&clk_cpll 400000000>, -1014,7,7 compatible = "rockchip,rk3368-pvtm" rockchip,grf = <&grf> rockchip,pmugrf = <&pmugrf>- rockchip,pvtm-clk-out = <1>+rockchip,pvtm-clk-out = <0>福州瑞芯微在上面提交之后的代碼通過

14、以下節(jié)點查看寄存器值/d/rockchip-v2/regs_ctrl可以查看器寄存器值。/d/rockchip-v2/regs_phyPHY 寄存器值?？梢圆榭丛谏厦嫣峤恢暗拇a只能通過節(jié)點/d/rockchip-v2/查看器的寄存器值?？梢酝ㄟ^以下命令來調(diào)整寄存器值：<regs> 和 <value>需取十六進制，例如：4.5.3 內(nèi)核 Debug 選項打開內(nèi)核的 Debug 選項，可以查看的 Log。4.5.4 命令行調(diào)試l切換分辨率l查看是否連接l查看使能狀態(tài)l設置使能<value>可取 0 或 1，0 表示關(guān)閉，1 表示開啟。l修改輸出顏色mode

15、= 0 是自動模式，優(yōu)先級為：7echo mode=<value> > /sys/class/display/colorecho <value> > /sys/class/display/enablecat /sys/class/display/enablecat /sys/class/display/connectecho 1920x1080p-60 > /sys/class/display/modeDevice Drivers-> Graphics support->* Rockchipsupport->*RockchipDebuggingecho 0x3000 0x42 > /d/rockchip-v2/regs_ctlecho <regs> <value>> /d/rockchip-v2/regs_ctlSigned-off-by: Zheng Yang <zhengyangrock->福州瑞芯微YCbCr44416-235 > YCbCr42216-235 > RGB16-235 > RGB0-255mode =