Altium第十七章

1、IBIS模型原理和功能何賓何賓2013.112Copyright 2009 Altium Limited學(xué)習(xí)內(nèi)容和目標(biāo)pIBIS模型定義pIBIS發(fā)展歷史pIBIS模型生成pIBIS模型所需數(shù)據(jù)pIBIS文件格式pIBIS模型驗(yàn)證3Copyright 2009 Altium Limited學(xué)習(xí)內(nèi)容和目標(biāo) 在制作PCB板之前，通過(guò)使用模型，設(shè)計(jì)者可以對(duì)所設(shè)計(jì)的PCB板進(jìn)行仿真。 在高速系統(tǒng)設(shè)計(jì)中，通過(guò)信號(hào)完整性仿真，分析不同條件下傳輸線中的電路行為。 這樣，在設(shè)計(jì)初期就能預(yù)防并檢測(cè)出信號(hào)完整的問(wèn)題，比如：過(guò)沖、欠沖、阻抗不匹配等。 通過(guò)這個(gè)內(nèi)容的學(xué)習(xí)，為在Altium Designer13.0上

2、實(shí)現(xiàn)電子線路板板級(jí)仿真奠定基礎(chǔ)。4Copyright 2009 Altium LimitedIBIS模型定義 BIS是一個(gè)行為模型，通過(guò)V/I和V/T數(shù)據(jù)，描述器件數(shù)字輸入和輸出的電氣特性，而不會(huì)泄露任何元器件專有的信息。 IBIS模型與系統(tǒng)設(shè)計(jì)人員對(duì)傳統(tǒng)模型的理解不同，比如：其它模型中使用原理圖符號(hào)或多項(xiàng)式表達(dá)式。 IBIS模型包括：（1）輸出和輸入引腳中的電流和電壓值的關(guān)系。（2）在上升或下降的轉(zhuǎn)換條件下，輸出引腳的電壓與時(shí)間關(guān)系。 這些數(shù)據(jù)代表了器件的行為。5Copyright 2009 Altium LimitedIBIS模型定義 IBIS模型用于對(duì)系統(tǒng)板上的信號(hào)完整性進(jìn)行分析。通過(guò)I

3、BIS模型，系統(tǒng)設(shè)計(jì)人員能夠仿真并預(yù)見(jiàn)連接不同器件的傳輸線路中基本的信號(hào)完整性問(wèn)題。 IBIS是一種精確的模型，這是因?yàn)槟Ｐ涂紤]了I/O結(jié)構(gòu)的非線性，ESD結(jié)構(gòu)和封裝寄生效應(yīng)。6Copyright 2009 Altium LimitedIBIS模型定義 相對(duì)于其它傳統(tǒng)模型（例如：SPICE）來(lái)時(shí)，IBIS模型有以下優(yōu)勢(shì)： （1）仿真時(shí)間最多可縮短25倍。 （2）IBIS沒(méi)有SPICE不收斂的問(wèn)題。 （3）IBIS可以在任何行業(yè)平臺(tái)運(yùn)行。7Copyright 2009 Altium Limited IBIS發(fā)展歷史 IBIS模型由Intel公司在上世紀(jì)90年代初開(kāi)發(fā)。IBIS 1.0版本于199

4、3年6月發(fā)布，IBIS開(kāi)放式論壇也在那時(shí)成立。 IBIS開(kāi)放式論壇包括EDA廠商、計(jì)算機(jī)制造商、半導(dǎo)體廠商、大學(xué)和終端用戶 它負(fù)責(zé)提議進(jìn)行更新和評(píng)審、修訂標(biāo)準(zhǔn)，組織會(huì)議。它促進(jìn)IBIS模型的發(fā)展，在IBIS網(wǎng)站上提供有用的文檔和工具。8Copyright 2009 Altium Limited IBIS發(fā)展歷史 1995年，IBIS開(kāi)放式論壇與電子工業(yè)聯(lián)盟（EIA）開(kāi)始進(jìn)行合作。 目前，已經(jīng)發(fā)布了幾個(gè)IBIS版本。第一個(gè)版本描述了CMOS電路和TTL I/O緩沖器。 每個(gè)版本都增加并支持新的功能、技術(shù)和器件種類。所有版本都互相兼容。 IBIS 4.0版本由IBIS開(kāi)放式論壇在2002年7月批準(zhǔn)

5、，但它還不是ANSI/EIA標(biāo)準(zhǔn)。9Copyright 2009 Altium LimitedIBIS模型生成 可以通過(guò)仿真過(guò)程中或基準(zhǔn)測(cè)量中收集的數(shù)據(jù)來(lái)獲得IBIS模型。 如果選擇前一種方法，可以在使用SPICE進(jìn)行仿真時(shí)，收集每個(gè)輸出/輸出緩沖器的V/I和V/T數(shù)據(jù)。 這樣，可以在模型中包含過(guò)程轉(zhuǎn)折數(shù)據(jù)。然后，使用IBIS網(wǎng)站上的SPICE至IBIS轉(zhuǎn)換程序，由SPICE模型生成IBIS模型。10Copyright 2009 Altium LimitedIBIS模型生成 可以在三種不同條件下生成模型：典型、最小和最大。其中：l在典型模型中，使用標(biāo)稱電源電壓、溫度和工藝參數(shù)獲取數(shù)據(jù)。l在最小

6、模型中，使用最低電源電壓、較高溫度和較弱工藝參數(shù)獲取數(shù)據(jù)l對(duì)于最大模型，條件是最高電源電壓、較低溫度和較強(qiáng)的工藝參數(shù)。Copyright 2009 Altium LimitedIBIS模型生成 每種條件會(huì)產(chǎn)生相應(yīng)的典型、慢速和快速模型。即： （1）具有快速轉(zhuǎn)換時(shí)間和最小封裝特性的最高電流值條件下生成快速模型 （2）具有較慢轉(zhuǎn)換時(shí)間和最大封裝值的最低電流值條件將生成慢速模型。 如果數(shù)據(jù)是在實(shí)驗(yàn)室測(cè)量中獲得的，那么模型取決于器件的特性。如果是標(biāo)稱器件，將獲得典型模型。Copyright 2009 Altium LimitedIBIS模型生成 收集完數(shù)據(jù)后，將其以可讀的ASCII文本格式存入文件中。

7、Golden Parser，也稱為ibischk3，用于根據(jù)標(biāo)準(zhǔn)檢查IBIS文件的句法和結(jié)構(gòu)。 IBIS規(guī)范支持幾種輸入和輸出，例如：可建模為三態(tài)、集電極開(kāi)路、開(kāi)漏、I/O和ECL的輸入/輸出。 第一步是識(shí)別器件上不同類型的輸入和輸出，確定設(shè)計(jì)中存在多少緩沖器。值得注意的是在IBIS文件中一個(gè)模型可用于表示多個(gè)輸入或輸出。 然而，如果C_Comp和封裝參數(shù)不同，就需要不同的模型。Copyright 2009 Altium LimitedIBIS模型所需數(shù)據(jù)n 輸出模型如下圖所示，為輸出結(jié)構(gòu)。該模型可看作一個(gè)驅(qū)動(dòng)器。它包含：一個(gè)PMOS晶體管和一個(gè)NMOS晶體管。兩個(gè)ESD保護(hù)二極管，芯片電容和

8、封裝寄生電容。三態(tài)輸出緩沖器ESD結(jié)構(gòu)封裝參數(shù)開(kāi)關(guān)特性Copyright 2009 Altium LimitedIBIS模型所需數(shù)據(jù)通過(guò)直流電氣數(shù)據(jù)、交流或轉(zhuǎn)換數(shù)據(jù)以及參數(shù)輸出模型，對(duì)該模型進(jìn)行描述1上拉和下拉曲線上拉和下拉數(shù)據(jù)決定器件的驅(qū)動(dòng)強(qiáng)度。如下圖所示，這些曲線通過(guò)特征化輸出中的兩個(gè)晶體管來(lái)獲得。Copyright 2009 Altium LimitedIBIS模型所需數(shù)據(jù)如下圖所示，上拉數(shù)據(jù)描述當(dāng)輸出為邏輯高電平狀態(tài)，即：PMOS晶體管導(dǎo)通時(shí)的I/V行為。Copyright 2009 Altium LimitedIBIS模型所需數(shù)據(jù)如下圖所示，下拉數(shù)據(jù)表示當(dāng)輸出為邏輯低電平狀態(tài)，即：N

9、MOS晶體管導(dǎo)通時(shí)的直流電氣特性。Copyright 2009 Altium LimitedIBIS模型所需數(shù)據(jù) 在VCC至2VCC的范圍內(nèi)，獲得所需要的數(shù)據(jù)。 雖然這個(gè)電壓范圍超過(guò)了半導(dǎo)體廠商在器件手冊(cè)中指出的絕對(duì)最大額定值，但是這個(gè)范圍覆蓋了傳輸線中可能發(fā)生的欠沖、過(guò)沖和反射的情況。 因此，驅(qū)動(dòng)器和接收器需要使用這個(gè)電壓范圍建模。Copyright 2009 Altium LimitedIBIS模型所需數(shù)據(jù)注：下拉數(shù)據(jù)是相對(duì)于注：下拉數(shù)據(jù)是相對(duì)于GNDGND的，而上拉數(shù)據(jù)是相對(duì)于的，而上拉數(shù)據(jù)是相對(duì)于VCCVCC的。由于的。由于輸出電流取決于輸出端和輸出電流取決于輸出端和VCCVCC引腳之

10、間的電壓，而不是輸出端和引腳之間的電壓，而不是輸出端和接地引腳之間的電壓。所以，接地引腳之間的電壓。所以，IBISIBIS文件中的上拉數(shù)據(jù)應(yīng)按照下文件中的上拉數(shù)據(jù)應(yīng)按照下面的表達(dá)式輸入：面的表達(dá)式輸入： VTABLE = Vcc VOUT VTABLE = Vcc VOUT Copyright 2009 Altium LimitedIBIS模型所需數(shù)據(jù)2電源和GND箝位曲線這些曲線是在輸出為高阻態(tài)時(shí)生成的。如下圖所示，GND和電源箝位數(shù)據(jù)表示輸出端在GND箝位和電源箝位二極管分別導(dǎo)通時(shí)的電氣性能。當(dāng)輸出低于接地電平時(shí)，GND箝位有效；當(dāng)輸出高于VDD時(shí)，電源箝位有效。 Copyright 20

11、09 Altium LimitedIBIS模型所需數(shù)據(jù)如下圖所示，對(duì)于GND箝位曲線，在VCC至2 VCC范圍內(nèi)，獲取數(shù)據(jù)。Copyright 2009 Altium LimitedIBIS模型所需數(shù)據(jù)如下圖所示，對(duì)于電源箝位曲線，在VCC至2 VCC范圍內(nèi)，獲取數(shù)據(jù)。由于是上拉數(shù)據(jù)，電源箝位數(shù)據(jù)需要相對(duì)于VCC。因此，使用與上面相同的表達(dá)式來(lái)輸入文件的值。Copyright 2009 Altium LimitedIBIS模型所需數(shù)據(jù)3斜坡速率和切換波形 斜坡速率，即：dV/dt，描述樂(lè)輸出端從當(dāng)前邏輯狀態(tài)切換到其它邏輯狀態(tài)的轉(zhuǎn)換時(shí)間默認(rèn)在50歐姆阻性負(fù)載條件下，在20%和80%點(diǎn)測(cè)得斜率。

12、下降和上升波形給出器件在驅(qū)動(dòng)連接到地和VDD的阻性負(fù)載從高電平到低電平和從低電平到高電平所需的時(shí)間。Copyright 2009 Altium LimitedIBIS模型所需數(shù)據(jù)4C_Comp 這是硅芯片電容，不包括封裝電容。它是焊盤與驅(qū)動(dòng)器之間的電容。 C_Comp是關(guān)鍵參數(shù)，特別是對(duì)于接收器的輸入。C_Comp對(duì)于每個(gè)不同轉(zhuǎn)折點(diǎn)(最小、典型和最大)都有一個(gè)對(duì)應(yīng)值。 C_Comp最大的值應(yīng)在最大轉(zhuǎn)折點(diǎn)之下，最小值應(yīng)在最小轉(zhuǎn)折點(diǎn)之下。Copyright 2009 Altium LimitedIBIS模型所需數(shù)據(jù)5封裝參數(shù) R_Pin、L_Pin和C_Pin是每個(gè)引腳到緩沖器連接的電阻、電感和電

13、容的電氣特性。 R_Pkg、L_Pkg和C_Pkg是整個(gè)封裝的集總值。與C_Comp參數(shù)一樣，最大的值以最大值列出，最小的值以最小值列出。Copyright 2009 Altium LimitedIBIS模型所需數(shù)據(jù)n 輸入模型如下圖所示，為輸入結(jié)構(gòu)。其模型可視為接收器。它包括：兩個(gè)ESD保護(hù)二極管。芯片電容。封裝寄生電容。Copyright 2009 Altium LimitedIBIS模型所需數(shù)據(jù)n 其它參數(shù) 對(duì)于輸出模型，有一些參數(shù)應(yīng)包含在文件中，對(duì)時(shí)序要求進(jìn)行后端仿真。這些時(shí)序測(cè)試用于測(cè)試：1. 負(fù)載和測(cè)量點(diǎn)是測(cè)試負(fù)載電容值（CREF）。2. 測(cè)試負(fù)載電阻值（RREF）。3. 測(cè)試負(fù)載

14、上拉或下拉參考電壓（VREF）。4. 輸出電壓測(cè)量點(diǎn)（VMEAS）。 當(dāng)指定傳播延遲和/或器件輸出切換時(shí)間時(shí)，他們與半導(dǎo)體廠商使用的測(cè)試負(fù)載相同。Copyright 2009 Altium LimitedIBIS模型所需數(shù)據(jù) 對(duì)于輸入，應(yīng)包括VINL和VINH參數(shù)。如下圖所示，這些是輸入端的輸入電壓閾值，可從數(shù)據(jù)手冊(cè)中得到這些值。Copyright 2009 Altium LimitedIBIS文件格式IBIS文件不是可執(zhí)行文件，它是收集所有描述器件電器性能數(shù)據(jù)的文件?？梢栽诜抡嫫髦惺褂肐BIS。IBIS文件包括三個(gè)主要部分：1. 頭文件或關(guān)于文件、器件和公司的一般信息。2. 器件名稱、引腳排

15、列和引腳到緩沖器映射。3. 每個(gè)模型的I/V和V/T數(shù)據(jù)。IBIS模型可包含多個(gè)器件的特征。在這種情況下，第2和第3點(diǎn)隨包含的器件而重復(fù)多次。以下部分顯示了IBIS文件的主要部分。括號(hào)內(nèi)的文字被稱為關(guān)鍵字；它們中的一些是可選的，其它的必須被包括。Copyright 2009 Altium LimitedIBIS文件格式下圖給出了IBIS的文件頭部和一般信息。關(guān)鍵字Copyright 2009 Altium LimitedIBIS文件格式下圖給出了IBIS的器件及引腳信息。 IBIS的器件及引腳信息指定的引腳模型封裝參數(shù)Copyright 2009 Altium LimitedIBIS文件格式圖

16、（1）（4）給出了IBIS器件模型數(shù)據(jù)。 IBIS器件模型數(shù)據(jù)（1）對(duì)模型的描述時(shí)序測(cè)試負(fù)載和芯片電容Copyright 2009 Altium LimitedIBIS文件格式IBIS器件模型數(shù)據(jù)（2）I/V下拉數(shù)據(jù)IBIS文件格式IBIS器件模型數(shù)據(jù)（3）切換波形IBIS文件格式 IBIS器件模型數(shù)據(jù)（4）斜坡速率Copyright 2009 Altium LimitedIBIS模型驗(yàn)證 一旦生成了IBIS文件，就必須對(duì)這個(gè)文件所包含的IBIS模型進(jìn)行驗(yàn)證。 Golden Parser，也稱為ibischk3，是對(duì)文件的句法和結(jié)構(gòu)進(jìn)行核對(duì)的程序，確保其符合IBIS規(guī)范。 接下來(lái)，設(shè)計(jì)者應(yīng)該對(duì)從文件中生成的I/V和V/T曲線進(jìn)行檢查，確保結(jié)果和預(yù)期是一致的。 可以使用Innoveda公司提供的Visual IBIS Editor完成，該軟件可從IBIS網(wǎng)站免費(fèi)獲取。Copyright 2009 Altium LimitedIBIS模型驗(yàn)證 此后，應(yīng)采用不同EDA廠商提供的多種IBIS仿真器在不同標(biāo)準(zhǔn)負(fù)載下運(yùn)行模型。這些廠商包括HyperLynx、Caden