?？勺冇?jì)數(shù)器設(shè)計(jì)_圖文

1、?？勺冇?jì)數(shù)器設(shè)計(jì) (一 實(shí)驗(yàn)?zāi)康?、 進(jìn)一步熟悉實(shí)驗(yàn)裝置和Quartus軟件的使用；2、 進(jìn)一步熟悉和掌握EDA設(shè)計(jì)流程；3、 學(xué)習(xí)簡(jiǎn)單組合、時(shí)序電路的EDA設(shè)計(jì)；4、 學(xué)習(xí)計(jì)數(shù)器中二進(jìn)制碼到BCD碼的轉(zhuǎn)換技巧；5、 學(xué)習(xí)實(shí)驗(yàn)裝置上數(shù)碼管的輸出方法。(二 設(shè)計(jì)要求完成設(shè)計(jì)、仿真、調(diào)試、下載、硬件測(cè)試等環(huán)節(jié)，在EDA實(shí)驗(yàn)裝置上實(shí)現(xiàn)?？勺冇?jì)數(shù)器功能，具體要求如下：1、 設(shè)置一個(gè)按鍵控制改變模值，按鍵按下時(shí)模為10-99之間（具體數(shù)值自行確定）的數(shù)，沒(méi)按下時(shí)模為100-199之間（具體數(shù)值自行確定）的數(shù)；2、 計(jì)數(shù)結(jié)果用三位數(shù)碼管十進(jìn)制顯示。(三 主要儀器設(shè)備3、 微機(jī) 1臺(tái)4、 QuartusII

2、集成開(kāi)發(fā)軟件 1套5、 EDA實(shí)驗(yàn)裝置 1套(四 實(shí)驗(yàn)步驟主要有三個(gè)模塊1：一個(gè)模20和模119的計(jì)數(shù)器2：數(shù)碼管的顯示3：BCD的調(diào)整源程序：module count (clk,m,en,rst,a,sel,SG,d;input clk,m,en,rst;output 7:0 SG;output 2:0 sel;output a;(* synthesis, keep * reg clk1;(* synthesis, keep * wire 3:0 gw,sw,bw;/*(* synthesis, keep * */reg 3:0a;reg 11:0 q;reg 11:0 model;reg

3、7:0 cnt,SG;reg 2:0 sel;reg 0:0d;output 0:0d;always (posedge clkbegin cnt=cnt+1; if (cnt=200 begin clk1=1'b1; cnt=0; endelse clk1=1'b0; /200分頻，CLK為數(shù)碼管掃描頻率，CLK1為計(jì)數(shù)頻率if (sel<2 sel=sel+1; else sel=0; end /sel為數(shù)碼管選擇always (sel begincase (sel0: a=bw; /0數(shù)碼管為百位1: a=sw; /1數(shù)碼管為十位2: a=gw; /2數(shù)碼管為個(gè)位de

4、fault: a=0;endcasecase (a0:SG<=8'b00111111; 1:SG<=8'b00000110;2:SG<=8'b01011011; 3:SG<=8'b01001111; 4:SG<=8'b01100110; 5:SG<=8'b01101101;6:SG<=8'b01111101; 7:SG<=8'b00000111; 8:SG<=8'b01111111; 9:SG<=8'b01101111; /8段譯碼值default: SG

5、=8'b11111111;endcase endalways (mif (m model=12'b000000100000; /模值20else model=12'b000100011001; /模值119assign gw=q3:0;assign sw=q7:4; assign bw=q11:8;always (posedge clk1,negedge rstbegin if (!rst q=0;else if (en begin if (q begin if (gw=9 begin q=q+7; if (sw=9 q=q+96; end /BCD調(diào)整else q=q

6、+1; end else q=0;endendalways (qif(q else d<=1;endmodule波形仿真：Clk1是計(jì)數(shù)頻率，每來(lái)一個(gè)clk1信號(hào)q計(jì)數(shù)一次如圖所示：rst=1有效時(shí)開(kāi)始計(jì)數(shù) clk為掃描頻率sel=0時(shí)數(shù)碼管顯示百位a=0sel=1時(shí)數(shù)碼管顯示十位a=1sel=2時(shí)數(shù)碼管顯示個(gè)位a=3m=1 模20計(jì)數(shù)器m=0 模119計(jì)數(shù)器管腳分配：SG0 PIN_F13 SG1 PIN_F14 SG2 PIN_F15 SG3 PIN_E15 SG4 PIN_F16 SG5 PIN_F17 SG6 PIN_E18 SG7 PIN_F18 clk PIN_C13 en

7、PIN_H8 m PIN_J9 rst PIN_C5 sel0 PIN_G18 sel1 PIN_G17 sel2 PIN_G16 d0 PIN_G13 (五 實(shí)驗(yàn)心得本實(shí)驗(yàn)主要是三大模塊的編寫(xiě)，第一次的實(shí)驗(yàn)在老師給的參考代碼下進(jìn)行的，不過(guò)錯(cuò)誤依然很多，主要有幾個(gè)重點(diǎn)藥掌握，一是首先要編寫(xiě)出能夠計(jì)數(shù)的模塊，用m來(lái)控制模值的變化m=1時(shí)模值為20 m=0時(shí)模值為119；二是計(jì)數(shù)模塊都是二進(jìn)制計(jì)數(shù)的，而要在數(shù)碼管上顯示計(jì)數(shù)的話就必須進(jìn)行BCD調(diào)整，并且q是一個(gè)是十二位的寄存器，通過(guò)把gw=q3:0; sw=q7:4; bw=q11:8賦值的方法；一個(gè)個(gè)的顯示在數(shù)碼管上，由于clk的頻率比較快，所以

8、可以看到三位數(shù)碼管顯示的值，我覺(jué)得管腳分配也是比較關(guān)鍵的！一開(kāi)始我就把個(gè)位和百位顯示的值搞反了序列信號(hào)發(fā)生和檢測(cè)器設(shè)計(jì)(一 實(shí)驗(yàn)?zāi)康?、 進(jìn)一步熟悉EDA實(shí)驗(yàn)裝置和Quartus軟件的使用方法；2、 學(xué)習(xí)有限狀態(tài)機(jī)法進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)；3、 學(xué)習(xí)使用原理圖輸入法進(jìn)行設(shè)計(jì)。(二 設(shè)計(jì)要求完成設(shè)計(jì)、仿真、調(diào)試、下載、硬件測(cè)試等環(huán)節(jié)，在EDA實(shí)驗(yàn)裝置上實(shí)現(xiàn)一個(gè)串行序列信號(hào)發(fā)生器和一個(gè)序列信號(hào)檢測(cè)器的功能，具體要求如下：1、 2、 再設(shè)計(jì)一個(gè)序列信號(hào)檢測(cè)器，檢測(cè)上述序列信號(hào)，若檢測(cè)到串行序列“11101”則輸出為“1”，否則輸出為“0”；(三 主要儀器設(shè)備1、 微機(jī) 1臺(tái)2、 QuartusII集成開(kāi)發(fā)

9、軟件 1套3、 EDA實(shí)驗(yàn)裝置 1套(四 實(shí)驗(yàn)步驟主要兩部分 q0<=q15; Q<=q15; q15:1<=q14:0 ;通過(guò)循環(huán)移位串行輸出2：序列信號(hào)檢測(cè)器狀轉(zhuǎn)移態(tài)圖 一共有六個(gè)狀態(tài)分別為S = 5'd00000,A = 5'd00001,B = 5'd00011,C = 5'd00110,D = 5'd01101,E = 5'd11010;源程序：module xulie(clk,rst,z,Q,led;input clk,rst;output Q,z;output 4:0 led;reg 4:0 led;reg 4:0

10、 state;reg Q,z;reg 4:0 a;reg 15:0 q;parameter S = 5'd00000,A = 5'd00001,B = 5'd00011,C = 5'd00110,D = 5'd01101,E = 5'd11010;always (posedge clkbegin if(rst=0 beginendelse beginq0<=q15; Q<=q15; q15:1<=q14:0 ;endendalways (posedge clkbeginif(state=D && Q=1 begi

11、n z<=1;led<=5'b11101;endelse begin z<=0;led<=5'b00000;endendalways (posedge clk or negedge rstif(!rstbeginstate<=S;endelse casex(stateS: if(Q=1state<=A; else state<=S; A: if (Q=1state<=B; else state<= S; B: if (Q=1state<=C; else state<=S; C: if(Q=0state<=D; else state<=C;D: if(Q=1 state<=E; else state<=S; E: if(Q=0 state<