計算機組成原理知識點匯總

1、精選優(yōu)質(zhì)文檔-傾情為你奉上計算機組成原理知識點匯總一、 馮諾依曼思想體系計算機由運算器、控制器、存儲器、輸入輸出設備五部分組成，存儲程序，按地址訪問、順序執(zhí)行。二、 計算機系統(tǒng)的層次結構微程序級機器級操作級匯編高級語言。第二章一、一個定點數(shù)由符號位和數(shù)值域兩部分組成。按小數(shù)點位置不同，定點數(shù)有純小數(shù)和純整數(shù)兩種表示方法。二、一個浮點數(shù)標準化表示由符號位S、階碼E、尾數(shù)M三個域組成。其中階碼E的值等于指數(shù)的真值e加上一個固定偏移值。三、為了計算機能直接處理十進制形式的數(shù)據(jù)，采用兩種表示形式：字符串形式，主要用在非數(shù)值計算的應用領域；壓縮的十進制數(shù)串形式，用于直接完成十進制數(shù)的算術運算。四、數(shù)的真

2、值變成機器碼時有四種表示方法：原碼表示法，反碼表示法，補碼表示法，移碼表示碼。其中移碼主要用于表示浮點數(shù)的階碼E，以利于比較兩個指數(shù)的大小和對階操作。五、字符信息屬于符號數(shù)據(jù)，是處理非數(shù)值領域的問題。國際上采用的字符系統(tǒng)是七單位的ASCII碼。六、直接采用西文標準鍵盤輸入漢字，進行處理，并顯示打印漢字，是一項重大成就。為此要解決漢字的輸入編碼、漢字內(nèi)碼、字膜碼等三種不同用途的編碼。七、為運算器構造的簡單性，運算方法中算術運算通常采用補碼加、減法，原碼乘除法或補碼乘除法。為了運算器的高速性和控制的簡單性，采用了先行進位、陣列乘除法、流水線等并行技術措施。八、定點運算器和浮點運算器的結構復雜程度有

3、所不同。早期微型機中浮點運算器放在CPU芯片外，隨著高密度集成電路技術的發(fā)展，現(xiàn)已移至CPU內(nèi)部。第三章一、 存儲器分類主存、輔存、cache二、 按介質(zhì)分類半導體、磁表面、激光三、 按存取方式分類隨機、順序、半順序四、 多級存儲器結構cache主存輔存五、 主存技術指標存儲容量、存取時間、存儲周期、存儲器帶寬六、 DRAM刷新方式集中式、分散式七、 多模塊交叉方式順序方式、交駐方式八、 相聯(lián)存儲器組成存儲體、檢索寄存器、屏蔽寄存器、符合寄存器、比較線路、代碼寄存器、控制線路。九、 CACHE與主存的地址映射方式全相聯(lián)映射方式、直接映射方式、組相聯(lián)映射方式第四章一、 操作數(shù)尋址方式隱含尋址、立

4、即尋址、直接尋址、間接尋址、寄存器尋址、寄存器間接尋址、相對尋址、基址尋址、變址尋址二、 指令尋址方式順序?qū)ぶ贩绞?、跳躍尋址方式。第五章一、 CPU的功能指令控制、操作控制、時間控制、數(shù)據(jù)加工二、 CPU組成運算器、控制器、CACHE三、 運算器組成算術邏輯單元、累加寄存器、數(shù)據(jù)緩沖寄存器、狀態(tài)條件寄存器四、 控制器組成程度計數(shù)器、指令寄存器、指令譯碼器、時序產(chǎn)生器和操作控制器五、 控制寄存器指令寄存器、程序計數(shù)器、地址寄存器、緩沖寄存器、六、 運算寄存器累加器、狀態(tài)寄存器、通用寄存器七、 操作控制器分類時序邏輯型、存儲邏輯型、時序邏輯與存儲邏輯結合型八、 指令周期CPU取出并執(zhí)行一條指令的

5、周期九、 機器周期通常用內(nèi)存中讀取一個指令字的最短時間規(guī)定，也叫CPU周期十、 時鐘周期節(jié)拍脈沖式T周期十一、微命令控制部件通過控制線向執(zhí)行部件發(fā)出各種控制命令，這種命令叫微命令十二、微操作執(zhí)行部件接受微命令后進行的操作叫微操作。十三、微程序一條機器指令的功能是用許多條微指令組成的序列來實現(xiàn)的，這個微指令序列通常叫微程序十四、微指令周期微指令周期等于讀出微指令的時間加上執(zhí)行該條微指令的時間十五、微命令編碼的種類位直接控制、字段直接控制、字段間接控制、混合編碼譯碼、常數(shù)字段控制十六、后繼地址方式計數(shù)器方式、多路轉(zhuǎn)移方式、增量方式與斷點方式結合十七、水平型微指令與垂直型微指令比較1。水平型微指令操

6、作能力強，效率高靈活性強、垂真型微指令較差；2。水平型微指令指令執(zhí)行一條指令時間短，垂直型微指令執(zhí)行時間長；3。水平型微指令解釋指令的微程序，微指令字長微程序短，垂直型微指令微指令字短微程序長；4。水平型微指令難以掌握，垂直型微指令較容易。十八、微指令與機器指令關系一條機器指令由若干微指令組成的序列來實現(xiàn)十九流水CPU并行處理技術時間并行、空間并行、時間空間并行二十、流水線三種相關資源相關、數(shù)據(jù)相關、控制相關二十一、CISC與RISC特征對比P199表56第六章一、 總線結構對計算機系統(tǒng)性能的影響1。最大存儲容量，單總結系統(tǒng)中，對主存和外設的存取差別僅出現(xiàn)在總線地址不同，必須為外設保留某些地址

7、，所以緊大存容量必小于計算機字長所決定可能地址總數(shù)，雙總線系統(tǒng)中主存地址和外設地址現(xiàn)現(xiàn)不同總線上，存儲容量不受外設影；2。指令系統(tǒng)，雙總線系統(tǒng)中CPU對存儲總和系統(tǒng)總線有不同指令系統(tǒng)，訪存操作和輸入/輸出操作有不同指令，單總線系統(tǒng)中，訪問主存和I/O傳送可使用相同操作碼，便使用不同地址；3。吞吐量，系統(tǒng)吞吐量主要取決于主存的存取周期，采用雙端口存儲器可以增加主存的有效速度，主存可以在同一時間內(nèi)對兩個端口完成讀寫操作，三總線系統(tǒng)中，CPU將一部分功能下放通道，通道管理外設并實現(xiàn)外設與主存的數(shù)據(jù)傳送，因此吞吐能力比單總線強。二、 定時所謂定時，是指事件出在總線上的時序關系，有兩種方式：同步定時和異

8、步定時第七章外設五、 磁盤地址組成記錄面、磁道、扇區(qū)第八章I/O系統(tǒng)一、I/O數(shù)據(jù)管理方式軟件：程序查詢方式、程序中斷方式；硬件：直接內(nèi)存訪問（DMA）方式、通道方式、外圍處理機方式。二、程序中斷方式中斷源、中斷向量、中斷屏蔽、中斷優(yōu)先級、多級中斷、中斷服務三、中斷概念中斷是指計算機由任何非尋常的或非預期的急需處理的事件引起CPU暫時中斷現(xiàn)有程序的執(zhí)行而轉(zhuǎn)去執(zhí)行另一服務程序來處理這些事件，等處理完成后又返回原程序這一整個執(zhí)行過程。五、 DMA概念是一種子完全由硬件執(zhí)行I/O交換的工作方式，DMA控制器從CPU完全接管對總線的控制，數(shù)據(jù)不經(jīng)過CPU，而直接在內(nèi)存和I/O設備之間進行。DMA控制器將向內(nèi)存發(fā)出地址和控制信號，修改地址，對傳送的字個數(shù)計數(shù)，以中斷方式向CPU報告?zhèn)魉筒僮鹘Y果。六、 DMA傳送方式停止CPU訪問內(nèi)存、周期挪用、DMA與CPU