數(shù)電機邏課件13教案7時序邏輯電路

1、數(shù)字電路與系統(tǒng)設(shè)計基礎(chǔ)數(shù)字電路與系統(tǒng)設(shè)計基礎(chǔ) 吳健雄學(xué)院吳健雄學(xué)院13級級（第七次課）2014.11第二章第二章 波形圖、仿真與險象波形圖、仿真與險象1&AB&1 1F=AB+ACCABCF未考慮未考慮門電路門電路的延時的延時 BC A 00 01 11 10 0 1 1 1 1 11&AB&1 1F=AB+ACCABCFAABACFA AB AC 險象復(fù)習(xí)觸發(fā)器的概念復(fù)習(xí)觸發(fā)器的概念l任何門電路都有延遲，因為延遲的時間極短，任何門電路都有延遲，因為延遲的時間極短，在一般情況下認(rèn)為沒有存儲能力。在一般情況下認(rèn)為沒有存儲能力。l如要求電路具有存儲器能力，則必須在門

2、電路如要求電路具有存儲器能力，則必須在門電路上加反饋，使輸入信號撤走后，反饋的信號可上加反饋，使輸入信號撤走后，反饋的信號可接替輸入信號維持輸出不變，成為基本存儲單接替輸入信號維持輸出不變，成為基本存儲單元。此反饋必須是正反饋元。此反饋必須是正反饋(即門電路必須是恒即門電路必須是恒等器），輸入信號作用時間也須維持等器），輸入信號作用時間也須維持Tpd以上以上（Tpd是恒等器的延遲時間是恒等器的延遲時間)。 1Vi VoViVo 1a 1b 1a 1b基本存儲單元基本存儲單元QQl基本存儲單元是一個正反饋環(huán)路，有存儲能力，基本存儲單元是一個正反饋環(huán)路，有存儲能力，但改變所存儲的信息（觸發(fā)）不方便

3、。但改變所存儲的信息（觸發(fā)）不方便。l為此在保證環(huán)路的條件下另加一個觸發(fā)端，顯為此在保證環(huán)路的條件下另加一個觸發(fā)端，顯然該觸發(fā)信號與反饋信號應(yīng)是然該觸發(fā)信號與反饋信號應(yīng)是“或或”的關(guān)系，的關(guān)系，故將環(huán)路中的非門改為或非門，加一輸入端故將環(huán)路中的非門改為或非門，加一輸入端S。如用如用1信號觸發(fā)，應(yīng)用正或非門。它對信號觸發(fā)，應(yīng)用正或非門。它對1信號敏信號敏感，可使該電路（觸發(fā)器）置感，可使該電路（觸發(fā)器）置1。l如欲使觸發(fā)器置如欲使觸發(fā)器置0，則需將另一非門也改成或，則需將另一非門也改成或非門，加另一輸入端非門，加另一輸入端RSR基本觸發(fā)器?；居|發(fā)器。l如欲用如欲用0信號觸發(fā)，則需將兩個或非門改

4、為對信號觸發(fā)，則需將兩個或非門改為對0信號敏感的負(fù)或非門即與非門，成為信號敏感的負(fù)或非門即與非門，成為SR觸發(fā)觸發(fā)器器11 11 SRQQSRSRQQ & & & & SRQQSRSRQQ11 a & & bSQQ 1a 1bQ1100 1 1 0 0 0 0 0 0 0101000110100101SRQQl基本觸發(fā)器的特點基本觸發(fā)器的特點觸發(fā)信號一有變化，狀態(tài)立刻跟著觸發(fā)信號一有變化，狀態(tài)立刻跟著變化變化用于需要獲取某信號變化時刻的場合，可做開關(guān)用于需要獲取某信號變化時刻的場合，可做開關(guān)消抖電路。缺點：狀態(tài)不能受控于某個要求的時刻變化。消抖電

5、路。缺點：狀態(tài)不能受控于某個要求的時刻變化。l要控制觸發(fā)器在某特定的時刻更新狀態(tài)要控制觸發(fā)器在某特定的時刻更新狀態(tài)加門控電路加門控電路鎖存器鎖存器特點：在特點：在C=1時，觸發(fā)器透明，如基本觸發(fā)時，觸發(fā)器透明，如基本觸發(fā)器一般，狀態(tài)跟隨輸入信號的變化而變化，在器一般，狀態(tài)跟隨輸入信號的變化而變化，在C=0時，觸時，觸發(fā)器不能改變狀態(tài)，將發(fā)器不能改變狀態(tài)，將C=0前一剎那觸發(fā)器的狀態(tài)鎖存。前一剎那觸發(fā)器的狀態(tài)鎖存。11 11 SCRQQ & & & & 1SC11RSCPRQQl解決解決SR會出現(xiàn)同態(tài)的問題，加非門會出現(xiàn)同態(tài)的問題，加非門D鎖存器。存儲容鎖存器。存

6、儲容易，使用廣泛。易，使用廣泛。 11 11 SRQQ & & & & 1DC1DCPQQ1DCPCPDQlD鎖存器的缺點鎖存器的缺點C=1期間透明，每個時鐘周期間透明，每個時鐘周期狀態(tài)可能會出現(xiàn)多次變化（干擾期狀態(tài)可能會出現(xiàn)多次變化（干擾空翻）空翻）（功能（功能競態(tài)現(xiàn)象）競態(tài)現(xiàn)象）l解決辦法解決辦法1.選通選通只讓只讓C=1結(jié)束時的狀態(tài)結(jié)束時的狀態(tài)出現(xiàn)在輸出端。出現(xiàn)在輸出端。加一道門。加一道門。11 11 SCR & & & & QQSCR11 11 & & & & l第第2級門應(yīng)在級門應(yīng)在C=1

7、結(jié)束時開啟，所以用結(jié)束時開啟，所以用C=0來控制，來控制，可以用可以用 CP通過非門實現(xiàn)，兩個觸發(fā)器組成一個通過非門實現(xiàn)，兩個觸發(fā)器組成一個觸發(fā)器，前者稱主觸發(fā)器，后者稱從觸發(fā)器，合觸發(fā)器，前者稱主觸發(fā)器，后者稱從觸發(fā)器，合稱主從觸發(fā)器。稱主從觸發(fā)器。主觸發(fā)器在主觸發(fā)器在C=1期間透明，期間透明，每個時鐘周期狀態(tài)可能會出現(xiàn)多次變化，但從觸每個時鐘周期狀態(tài)可能會出現(xiàn)多次變化，但從觸發(fā)器只在發(fā)器只在CP的下降沿變化一次。的下降沿變化一次。QQ11SC11RSCPRQQl主從觸發(fā)器解決了空翻的問題（每個時鐘周期只翻一次，主從觸發(fā)器解決了空翻的問題（每個時鐘周期只翻一次，無競態(tài)），缺點主觸發(fā)器在無競態(tài)

8、），缺點主觸發(fā)器在CP=1期間仍然開門，能接受期間仍然開門，能接受輸入信號，易受干擾。解決競態(tài)的第二個途徑，輸入信號，易受干擾。解決競態(tài)的第二個途徑，縮短縮短開門時間。方法開門時間。方法利用邏輯險象原理利用邏輯險象原理 11 11 SRQQ & & & & 1DC1DCPQQ1DCPl兩個與門只在兩個與門只在CP 的上升沿一剎那間開啟，只有那時的的上升沿一剎那間開啟，只有那時的D信號可以影響觸發(fā)器的狀態(tài)。信號可以影響觸發(fā)器的狀態(tài)。 1D C1DCPQQ1CPDQ11 11 SRQQSRSRQQ觸發(fā)輸入觸發(fā)輸入S S、R R任何時候都能影響觸任何時候都能影響觸發(fā)器

9、的狀態(tài)發(fā)器的狀態(tài)（時間）（時間）全通全通基本觸基本觸發(fā)器發(fā)器1100 1 1 0 0 0 0 0 0 0101000110100101SRQQ鎖存鎖存器器 11 11 SRQQ & & & & 1DC1DCPQQ1DCP只在只在cp=1cp=1期間可以改變觸發(fā)器的狀期間可以改變觸發(fā)器的狀態(tài)態(tài)（時間）（時間）段通段通CPDQ 11 11 SRQQ & & & & 1DC1DCPQQ1DCP1 1D C1DCPQQ邊沿邊沿觸發(fā)觸發(fā)器器只能在只能在CPCP的上升沿或下降沿改變觸的上升沿或下降沿改變觸發(fā)器的狀態(tài)發(fā)器的狀態(tài)（時間）（時間）點

10、通點通CPDQl解決辦法解決辦法1.選通選通只讓只讓C=1結(jié)束時的結(jié)束時的狀態(tài)出現(xiàn)在輸出端。狀態(tài)出現(xiàn)在輸出端。加一道門。加一道門。11 11 SCR & & & & QQSCR11 11 & & & & QQ11SC11RSCPRQQ主從觸發(fā)器主從觸發(fā)器在在CP=1CP=1期間可改變主觸發(fā)器的狀態(tài)，期間可改變主觸發(fā)器的狀態(tài)，但只在但只在CPCP下降沿改變（從）觸發(fā)器狀下降沿改變（從）觸發(fā)器狀態(tài)態(tài)段通與點通結(jié)合段通與點通結(jié)合觸發(fā)器的功能觸發(fā)器的功能l前面所講是觸發(fā)器的觸發(fā)方式，在邏輯符號上體現(xiàn)，前面所講是觸發(fā)器的觸發(fā)方式，在邏輯符號

11、上體現(xiàn)，關(guān)系到觸發(fā)器輸出與激勵信號之間的時間關(guān)系，目的關(guān)系到觸發(fā)器輸出與激勵信號之間的時間關(guān)系，目的是解決觸發(fā)時間的控制與競態(tài)問題是解決觸發(fā)時間的控制與競態(tài)問題l觸發(fā)器的功能是指觸發(fā)器的輸出與激勵信號之間的邏觸發(fā)器的功能是指觸發(fā)器的輸出與激勵信號之間的邏輯關(guān)系，目的是解決基本觸發(fā)器的功能缺陷（有同態(tài)輯關(guān)系，目的是解決基本觸發(fā)器的功能缺陷（有同態(tài)問題）問題）l已學(xué)過的有置已學(xué)過的有置0置置1（SR）觸發(fā)器、數(shù)據(jù)（延遲）觸）觸發(fā)器、數(shù)據(jù)（延遲）觸發(fā)器（發(fā)器（D觸發(fā)器），還有可控翻轉(zhuǎn)觸發(fā)器），還有可控翻轉(zhuǎn)(TE)觸發(fā)器、翻轉(zhuǎn)觸發(fā)器、翻轉(zhuǎn)（T)觸發(fā)器和多功能（觸發(fā)器和多功能（JK）觸發(fā)器，用功能表加以

12、）觸發(fā)器，用功能表加以區(qū)別。區(qū)別。Sn Rn Qn+10 0 Qn0 1 01 0 11 1 QQ同態(tài)Dn Qn+10 01 1D=S=RJn Kn Qn+10 0 Qn0 1 01 0 11 1 Qn 觸發(fā)方式觸發(fā)方式功能功能 基本基本 電平電平 主從主從 維阻維阻 邊沿邊沿 儲存儲存 S R JK D TE Tl畫出下面觸發(fā)器的輸出波形畫出下面觸發(fā)器的輸出波形S1D C1RQSRDCPQSRDCPQ先按基本觸發(fā)器的方法對S 、R作圖置置1 1置置0 0再在保持區(qū)域內(nèi)按再在保持區(qū)域內(nèi)按D D觸發(fā)觸發(fā)器的方法畫波形器的方法畫波形保保持持保保持持保持保持保持保持S R CP D Q Q1 1 x

13、 x 0 01 0 x x 1 00 1 x x 0 10 0 0 0 1 0 0 1 1 0優(yōu)先優(yōu)先級高級高優(yōu)先優(yōu)先級低級低注意點注意點l對對S S、R R功能要清楚，功能要清楚，l對時鐘觸發(fā)特性要清楚對時鐘觸發(fā)特性要清楚, ,狀態(tài)隨狀態(tài)隨D D信號變化信號變化 l 每個時鐘周期一個狀態(tài)每個時鐘周期一個狀態(tài)l時鐘的觸發(fā)邊沿（看邏輯符號）要正確；時鐘的觸發(fā)邊沿（看邏輯符號）要正確；l在在S S、R R 作用以后，時鐘作用沿到來之前的狀態(tài)是保作用以后，時鐘作用沿到來之前的狀態(tài)是保持（最容易錯誤），持（最容易錯誤），l在在S=R=0S=R=0（保持）期間，沒有時鐘信號的有效邊（保持）期間，沒有時鐘

14、信號的有效邊沿作用，狀態(tài)就不改變沿作用，狀態(tài)就不改變, ,如依照如依照D D的變化而變化，的變化而變化，是原則性錯誤。是原則性錯誤。l輸出波形必須有時間參照，不可只畫最后的波形。輸出波形必須有時間參照，不可只畫最后的波形。SRDCPQ置置1 1置置0 0保保持持保保持持保持保持保持保持重要的概念重要的概念tset thold DCP Q有效時間有效時間l時序邏輯電路與組合電路的區(qū)別時序邏輯電路與組合電路的區(qū)別 電路結(jié)構(gòu)電路結(jié)構(gòu) 圖圖3.18.3.18. 行為特征行為特征 方程描述方程描述 P.183,題3.13l哪些是組合電路哪些是組合電路l哪些是存儲器哪些是存儲器l什么是外輸出什么是外輸出?

15、 ?內(nèi)輸出內(nèi)輸出? ?l外輸入外輸入? ?內(nèi)輸入內(nèi)輸入? ?l輸出方程輸出方程? ?l激勵方程激勵方程? ?l狀態(tài)方程狀態(tài)方程? ?l時鐘方程？時鐘方程？輸出方程：輸出方程： Z = A Q = A Q + A Q激勵方程：激勵方程： J = A Q = A Q + A Q K = J狀態(tài)方程：狀態(tài)方程： Qn+1 = J Qn + K Qn = J Qn + J Qn = J = A Qn + A Qn l時序邏輯電路的描述方法有哪些時序邏輯電路的描述方法有哪些? ?其核心是什么其核心是什么? ? 真值表真值表 卡諾圖卡諾圖 狀態(tài)圖狀態(tài)圖 語言描述語言描述 更抽象描述更抽象描述 組合組合 輸

16、出輸出 = f （輸入）（輸入） 電路電路時序時序 外輸出外輸出=f（外輸入，內(nèi)輸入）（外輸入，內(nèi)輸入）電路電路 內(nèi)輸出內(nèi)輸出=g（外輸入，內(nèi)輸入）（外輸入，內(nèi)輸入） 內(nèi)輸入內(nèi)輸入=h（內(nèi)輸出，原狀態(tài)）（內(nèi)輸出，原狀態(tài)） 1. 增加了狀態(tài)的概念增加了狀態(tài)的概念(存儲存儲)2. 增加了流程的概念增加了流程的概念(時序時序)外輸出外輸出=f（外輸入，（外輸入，狀態(tài)狀態(tài)）激勵激勵 =g（外輸入，（外輸入，狀態(tài)狀態(tài)）狀態(tài)狀態(tài) = h（激勵，（激勵，原狀態(tài)原狀態(tài)）狀態(tài)狀態(tài)=h（外輸入，原狀態(tài)）（外輸入，原狀態(tài)）同左同左同左同左同左同左 無無狀態(tài)表狀態(tài)表狀態(tài)圖狀態(tài)圖并發(fā)語句并發(fā)語句過程語句過程語句 算法流

17、程圖算法流程圖ASM圖圖l怎樣理解狀態(tài)？怎樣理解狀態(tài)？l狀態(tài)就是在一組輸入信號作用狀態(tài)就是在一組輸入信號作用后后（不是作（不是作用時）用時），新新輸入信號未作用時，電路的自輸入信號未作用時，電路的自身的行為表現(xiàn)身的行為表現(xiàn)l狀態(tài)就是電路所記憶住的東西狀態(tài)就是電路所記憶住的東西l狀態(tài)表現(xiàn)為由各觸發(fā)器狀態(tài)按一定順序排狀態(tài)表現(xiàn)為由各觸發(fā)器狀態(tài)按一定順序排列成的一組代碼列成的一組代碼l組合電路無所謂狀態(tài)組合電路無所謂狀態(tài)l時序邏輯電路的分析方法時序邏輯電路的分析方法l 圖圖3.24邏邏輯輯圖圖邏邏輯輯方方程程（狀態(tài)轉(zhuǎn)換卡諾圖）（狀態(tài)轉(zhuǎn)換卡諾圖） 狀態(tài)轉(zhuǎn)換真值表狀態(tài)轉(zhuǎn)換真值表（狀態(tài)圖）（狀態(tài)圖）狀態(tài)表狀

18、態(tài)表（高層算法流程（高層算法流程圖）圖）（VHDL代碼）代碼） 邏輯功能邏輯功能自啟動能力檢查自啟動能力檢查 分析分析P.183,P.183,題題3.133.13 QnA 0 10 1 1 1 Qn+1 QnA 0 10 11 1 Zn QnA 0 10 1 Qn+1 ，Zn1， 0，0， 1， 0 1 1 0輸出方程：輸出方程： Z = A Q = A Q + A Q激勵方程：激勵方程： J = A Q = A Q + A Q K = J狀態(tài)方程：狀態(tài)方程： Qn+1 = J Qn + K Qn = J Qn + J Qn = J = A Qn + A Qn 1/0 1/01/1 QnA 0

19、 10 1 Qn+1，Zn1， 0，0， 1， 0 1 1 0現(xiàn)態(tài)現(xiàn)態(tài) PS次態(tài)次態(tài) NS轉(zhuǎn)換條件轉(zhuǎn)換條件 / 輸出輸出 0/01/100/1 1/01坐標(biāo)是當(dāng)前狀態(tài)坐標(biāo)是當(dāng)前狀態(tài)Qn與當(dāng)與當(dāng)前輸入前輸入Xn，內(nèi)容是下一狀態(tài)（內(nèi)容是下一狀態(tài)（ Qn+1 ）與當(dāng)前輸出與當(dāng)前輸出ZnX / ZCPAQZl同步時序電路中，通常是每個時鐘周期一個狀態(tài)，由電路的當(dāng)前輸入和當(dāng)前的狀態(tài)確定下一個周期的狀態(tài)。l輸出指的是電路的當(dāng)前輸出，而不是下一個周期的輸出 n-1 n n+1 n+2 Qn-1 Qn Qn+1 Qn+2 QnXn Qn+！Zn另一種分析方法另一種分析方法l不用狀態(tài)真值卡諾圖而用狀態(tài)轉(zhuǎn)換真值表

20、不用狀態(tài)真值卡諾圖而用狀態(tài)轉(zhuǎn)換真值表 輸入輸入 輸出輸出外輸入外輸入 內(nèi)輸入（現(xiàn)態(tài)）內(nèi)輸入（現(xiàn)態(tài)） 外輸出外輸出 內(nèi)輸出（次態(tài)）內(nèi)輸出（次態(tài)） 輸入輸入 輸出輸出 A Qn Z A Qn Z Qn+1Qn+1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1輸出方程：輸出方程： Z = A Q = A Q + A Q激勵方程：激勵方程： J = A Q = A Q + A Q K = J狀態(tài)方程：狀態(tài)方程： Qn+1 = J Qn + K Qn = J Qn + J Qn = J = A Qn + A Qn 01101001l不用狀態(tài)圖而用狀態(tài)表不用狀態(tài)圖而用狀態(tài)表 PS PS

21、NSNS，Z Z X=0 X=1X=0 X=1 0 1 1，0 0，1 0，1 1，0寄存器與鎖存器的異同寄存器與鎖存器的異同l基本元件基本元件l時鐘信號時鐘信號l激勵信號激勵信號l時鐘作用期是否透明時鐘作用期是否透明l用途用途l其分析過程同前其分析過程同前計數(shù)器計數(shù)器l行為特征行為特征 l 狀態(tài)環(huán)狀態(tài)環(huán)l主要參數(shù)主要參數(shù)l 模模l 碼制碼制l 運行方式運行方式l 同步與否同步與否集成計數(shù)器集成計數(shù)器74161（圖（圖3.30）l基本行為特征基本行為特征一，復(fù)習(xí)題l計數(shù)器的功能與特點是什么？計數(shù)器的功能與特點是什么？l為什么說計數(shù)器是一個狀態(tài)環(huán)？為什么說計數(shù)器是一個狀態(tài)環(huán)？l計數(shù)器的計數(shù)器的4

22、 4個定語是什么？怎樣理個定語是什么？怎樣理解？解？l寫出同步模寫出同步模5 5遞減計數(shù)器的狀態(tài)圖遞減計數(shù)器的狀態(tài)圖100011010001000/0/0/0/0/1改為可逆計數(shù)器1000110100010000/01/01/01/01/10/00/00/01/00/1100011010001000/0/0/0/0/1l讀讀74LS19374LS193的功能表的功能表CP+ CP- CR LD A B C D QA QB QC QD 1 0 0 0 0 0 0 a b c d a b c d 1 0 1 加法計數(shù)加法計數(shù) 1 0 1 減法計數(shù)減法計數(shù) 1 1 0 1 保持保持l讀邏輯符號讀邏輯

23、符號,寫出其狀態(tài)圖寫出其狀態(tài)圖 CTRGIV10EN1M2DOWNM3UP 2CT=01, 2- -/3+ 3CT=9G4G55D + - - ENMCPLDD0D1D2D3Qcc/QCBQ0Q1Q2Q3 LD A數(shù)據(jù)數(shù)據(jù) B輸入輸入 C D時鐘時鐘 CP加加/ /減減M S QA QB QC QDQcc/QcB QcB 7 8 9 0 1 2 2 2 1 0 9 8 7置數(shù)置數(shù) 加計數(shù)加計數(shù) 保持保持 減計數(shù)減計數(shù) l讀讀VHDLVHDL語言語言lCO =1 WHEN count = 15 AND CI = 1l ELSE CO = 0;lIF N_CR = 0 l THEN count =

24、 0000;lELSIF edge rising (c) THENl IF N_LD = 0 THEN count = D;l ELSIF ( EN = 1 AND CI = 1 )l THEN count = count + 1;l ELSIF count = count;l END IF;lEND IF;l集成計數(shù)器同步級聯(lián)的要點是什集成計數(shù)器同步級聯(lián)的要點是什么么? ? Q1 Q2 Q3 Q4 COEN LD 74160CI CR D1 D2 D3 D4 Q1 Q2 Q3 Q4 COEN LD 74160CI CR D1 D2 D3 D4 Q1 Q2 Q3 Q4 COEN LD 7416

25、0CI CR D1 D2 D3 D4 Q1 Q2 Q3 Q4 COEN LD 74160CI CR D1 D2 D3 D41.1. 各控制端各控制端( (包括時鐘包括時鐘) )并聯(lián)并聯(lián)2.2. 低位片的進位輸出低位片的進位輸出COCO與高位片的進位輸入與高位片的進位輸入相連相連3.3. 低位片的進位輸入加高電平低位片的進位輸入加高電平ENCRLDCP“1” 按下圖連接的電路在測試時發(fā)現(xiàn)其狀態(tài)變化規(guī)律按下圖連接的電路在測試時發(fā)現(xiàn)其狀態(tài)變化規(guī)律為為: : 00 000101020203030404050506060707080819191010111112121313141415151616171

26、7181829292020請分析其原因，并給以糾正。請分析其原因，并給以糾正。 Q1 Q2 Q3 Q4 COEN LD 74160CI CR D1 D2 D3 D4 Q1 Q2 Q3 Q4 COEN LD 74160CI CR D1 D2 D3 D4VccCPVccVccCP個位個位進位進位十位十位 8 9 0 1 2 0 1l畫出用畫出用74LS16074LS160設(shè)計的模設(shè)計的模5 5計數(shù)器計數(shù)器的邏輯圖。的邏輯圖。l1.1.用反饋清用反饋清 0 0 法法l2.2.用反饋置數(shù)法用反饋置數(shù)法Q3 Q2 Q1 Q00000000100100011010001010110011110001001

27、反饋置數(shù) Q1 Q2 Q3 Q4 COEN LD 74160CI CR D1 D2 D3 D41VccVcc反饋清除Q3 Q2 Q1 Q00000000100100011010001010110011110001001 Q1 Q2 Q3 Q4 COEN LD 74160CI CR D1 D2 D3 D4&VccVcc100011010001000/0/0/0/0/1改為可逆計數(shù)器1000110100010000/01/01/01/01/10/00/00/01/00/1100011010001000/0/0/0/0/1l讀讀74LS19374LS193的功能表的功能表CP+ CP- CR

28、 LD A B C D QA QB QC QD 1 0 0 0 0 0 0 a b c d a b c d 1 0 1 加法計數(shù)加法計數(shù) 1 0 1 減法計數(shù)減法計數(shù) 1 1 0 1 保持保持l讀邏輯符號讀邏輯符號,寫出其狀態(tài)圖寫出其狀態(tài)圖 CTRGIV10EN1M2DOWNM3UP 2CT=01, 2- -/3+ 3CT=9G4G55D + - - ENMCPLDD0D1D2D3Qcc/QCBQ0Q1Q2Q3 LD A數(shù)據(jù)數(shù)據(jù) B輸入輸入 C D時鐘時鐘 CP加加/ /減減M S QA QB QC QDQcc/QcB QcB 7 8 9 0 1 2 2 2 1 0 9 8 7置數(shù)置數(shù) 加計數(shù)

29、加計數(shù) 保持保持 減計數(shù)減計數(shù) l讀讀VHDLVHDL語言語言lCO =1 WHEN count = 15 AND CI = 1l ELSE CO = 0;lIF N_CR = 0 l THEN count = 0000;lELSIF edge rising (c) THENl IF N_LD = 0 THEN count = D;l ELSIF ( EN = 1 AND CI = 1 )l THEN count = count + 1;l ELSIF count = count;l END IF;lEND IF;l集成計數(shù)器同步級聯(lián)的要點是什集成計數(shù)器同步級聯(lián)的要點是什么么? ? Q1 Q2

30、 Q3 Q4 COEN LD 74160CI CR D1 D2 D3 D4 Q1 Q2 Q3 Q4 COEN LD 74160CI CR D1 D2 D3 D4 Q1 Q2 Q3 Q4 COEN LD 74160CI CR D1 D2 D3 D4 Q1 Q2 Q3 Q4 COEN LD 74160CI CR D1 D2 D3 D41.1. 各控制端各控制端( (包括時鐘包括時鐘) )并聯(lián)并聯(lián)2.2. 低位片的進位輸出低位片的進位輸出COCO與高位片的進位輸入與高位片的進位輸入相連相連3.3. 低位片的進位輸入加高電平低位片的進位輸入加高電平ENCRLDCP“1” 按下圖連接的電路在測試時發(fā)現(xiàn)其

31、狀態(tài)變化規(guī)律按下圖連接的電路在測試時發(fā)現(xiàn)其狀態(tài)變化規(guī)律為為: : 00 0001010202030304040505060607070808191910101111121213131414151516161717181829292020請分析其原因，并給以糾正。請分析其原因，并給以糾正。 Q1 Q2 Q3 Q4 COEN LD 74160CI CR D1 D2 D3 D4 Q1 Q2 Q3 Q4 COEN LD 74160CI CR D1 D2 D3 D4VccCPVccVccCP個位個位進位進位十位十位 8 9 0 1 2 0 1l畫出用畫出用74LS16074LS160設(shè)計的模設(shè)計的模5

32、5計數(shù)器計數(shù)器的邏輯圖。的邏輯圖。l1.1.用反饋清用反饋清 0 0 法法l2.2.用反饋置數(shù)法用反饋置數(shù)法Q3 Q2 Q1 Q00000000100100011010001010110011110001001反饋置數(shù) Q1 Q2 Q3 Q4 COEN LD 74160CI CR D1 D2 D3 D41VccVcc反饋清除Q3 Q2 Q1 Q00000000100100011010001010110011110001001 Q1 Q2 Q3 Q4 COEN LD 74160CI CR D1 D2 D3 D4&VccVcc移位寄存器移位寄存器l主要行為特征主要行為特征l 觸發(fā)器串觸發(fā)器

33、串l參數(shù)參數(shù)l 位數(shù)位數(shù)l 移位方式移位方式l 同步與否同步與否l l移位寄存器的特征是什么？移位寄存器的特征是什么？寄存器寄存器 串串l閱讀閱讀MSIMSI器件功能表要注意什么問器件功能表要注意什么問題？題？l控制端控制端l 功能功能l 有效電平有效電平l 與時鐘同步否？與時鐘同步否？l 優(yōu)先關(guān)系優(yōu)先關(guān)系l讀功能表的方法讀功能表的方法l 先從最特殊的行讀起先從最特殊的行讀起CR M1 M0 CP DSR DSL D1 D2 D3 D4 Q1n+1 Q2n+1 Q3n+1 Q4n+1 0 0 0 0 0 0 0 0 0 1 1 0 0 Q1n Q2n Q3n Q4n 1 0 0 Q1n Q2n Q3n Q4n 1 0 1 0 0 0 0 Q1n Q2n Q3n 1 0 1 1 1 1 1 Q1n Q2n Q3n 1 1 0 0 0 Q2n Q3n Q4n 0 1 1 0 1 1 Q2n Q3n Q4n 1 1 1 1 a b c d a b c da b c d a b c d 清零清零保持保持保持保持右移右移左移左移置數(shù)置數(shù) SRG401 C4 1/2R1,4D3,4D3,4D3,4D3,4D2,4DM0M1CPCRDSRD1D2D3D4DSLQ1Q2Q3Q4M03l移位寄存器的語言描述移位寄存器的語言描述I F rising_edge (CP) THENnext