全加器實(shí)驗(yàn)報(bào)告_第1頁
全加器實(shí)驗(yàn)報(bào)告_第2頁
全加器實(shí)驗(yàn)報(bào)告_第3頁
全加器實(shí)驗(yàn)報(bào)告_第4頁
全加器實(shí)驗(yàn)報(bào)告_第5頁
已閱讀5頁，還剩4頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、精選優(yōu)質(zhì)文檔-傾情為你奉上 全加器設(shè)計(jì)實(shí)驗(yàn)報(bào)告 姓名： 班級(jí)： 學(xué)號(hào)：實(shí)驗(yàn)?zāi)康模?. 熟悉Quartus原理圖設(shè)計(jì)流程,學(xué)習(xí)簡單電路的設(shè)計(jì)方法、輸入步驟、層次化步驟。2. 掌握QuartusII的文本輸入方式的設(shè)計(jì)過程，理解VHDL語言的結(jié)構(gòu)級(jí)描述方法，學(xué)習(xí)元件例化語句的設(shè)計(jì)方法。實(shí)驗(yàn)原理：一位全加器可以用兩個(gè)半加器及一個(gè)或門連接而成。要求使用原理圖輸入的方法先進(jìn)行底層半加器設(shè)計(jì)，再建立上層全加器設(shè)計(jì)文件，調(diào)用半加器和或門符號(hào)，連線完成原理圖設(shè)計(jì)。全加器可以用兩個(gè)半加器和一個(gè)或門連接而成，在半加器描述的基礎(chǔ)上，采用COMPONENT語句和PORT MAP語句就可以很容易地編寫出描述全加器的程序

2、。一.原理圖1.半加器 實(shí)驗(yàn)步驟1.打開Quartus 軟件，選擇新建命令，在新建對(duì)話框中選擇原理圖文件編輯輸入項(xiàng)，完成新建進(jìn)入原理圖編輯窗口。2.在原理圖編輯窗口任意位置右擊鼠標(biāo)，將出現(xiàn)快捷菜單，選擇其中的輸入元件項(xiàng)insert symbol，按照所設(shè)計(jì)的電路，放置器件，排版，連線，完成設(shè)計(jì)后選擇另存為命令，命名為h_adder存放在指定文件夾中。3.完成半加器的設(shè)計(jì)后，重復(fù)新建命令，開始進(jìn)行全加器設(shè)計(jì)，在新建的原理圖中，雙擊鼠標(biāo)，在彈出的窗口中選擇project選項(xiàng)，將之前存入的h_adder元件，放入原理圖中。2. 全加器 實(shí)驗(yàn)步驟1.新建工程，在新建的工程中建立VHDL語言編輯文件，在編輯窗口處，輸入設(shè)計(jì)的半加器全加器程序。2.將設(shè)計(jì)好程序進(jìn)行編譯，沒有錯(cuò)誤之后定義全加器五個(gè)引腳所對(duì)應(yīng)耳朵硬件電路的引腳號(hào)。3.燒錄程序，調(diào)試，驗(yàn)證程序是否合理。2

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論