實(shí)驗(yàn)6用狀態(tài)機(jī)實(shí)現(xiàn)對(duì)ADC0809的采樣控制(1)

1、實(shí)驗(yàn)六實(shí)驗(yàn)六狀態(tài)機(jī)控制狀態(tài)機(jī)控制A/DA/D采樣（設(shè)計(jì)）實(shí)驗(yàn)采樣（設(shè)計(jì)）實(shí)驗(yàn) 實(shí)驗(yàn)六實(shí)驗(yàn)六 ADC0809采樣控制電路實(shí)現(xiàn)采樣控制電路實(shí)現(xiàn)（1）實(shí)驗(yàn)?zāi)康模海?shí)驗(yàn)?zāi)康模簩W(xué)習(xí)學(xué)習(xí) 用狀態(tài)機(jī)實(shí)現(xiàn)對(duì)用狀態(tài)機(jī)實(shí)現(xiàn)對(duì)A/D轉(zhuǎn)換器轉(zhuǎn)換器ADC0809的采樣控制電路。的采樣控制電路。（2）實(shí)驗(yàn)原理）實(shí)驗(yàn)原理 ：參看書(shū)參看書(shū)10.2.1節(jié)中的說(shuō)明。節(jié)中的說(shuō)明。(3)實(shí)驗(yàn)內(nèi)容：實(shí)驗(yàn)內(nèi)容： 用用QUARTUSII對(duì)例對(duì)例10-2進(jìn)行文本編進(jìn)行文本編輯輸入和仿真測(cè)試，給出仿真波形，最后進(jìn)行引腳輯輸入和仿真測(cè)試，給出仿真波形，最后進(jìn)行引腳鎖定并進(jìn)行測(cè)試，硬件驗(yàn)證例鎖定并進(jìn)行測(cè)試，硬件驗(yàn)證例10-2對(duì)對(duì)ADC0809的控

2、的控制功能。制功能。測(cè)試步驟：測(cè)試步驟：建議選擇實(shí)驗(yàn)?zāi)Ｊ浇ㄗh選擇實(shí)驗(yàn)?zāi)Ｊ?，ADC0809的轉(zhuǎn)換時(shí)的轉(zhuǎn)換時(shí)鐘鐘CLK已經(jīng)事先接有已經(jīng)事先接有750KHZ的頻率，引腳鎖定為：的頻率，引腳鎖定為：START接（接（PIO34） 49#；OE（ENABLE)接（接（PIO35） 50#EOC接（接（PIO8） 15#ALE接（接（PIO33） 48#狀態(tài)機(jī)時(shí)鐘狀態(tài)機(jī)時(shí)鐘CLK接（接（CLOCK0） 2#ADDA接接(PIO32) 46# （ADDB和和ADDC都接都接GND）ADC0809的的8位數(shù)據(jù)輸出接（位數(shù)據(jù)輸出接（PIO23PIO16） 34#，33#，31#，30#，29#，28#，27#

3、，25；鎖存輸出鎖存輸出Q顯示于數(shù)碼管顯示于數(shù)碼管8/數(shù)碼管數(shù)碼管7（PIO47PIO40）65#，64#，63#，61#，60#，58#，57#，56#實(shí)驗(yàn)操作：實(shí)驗(yàn)操作：實(shí)驗(yàn)箱左下角選擇插針處的實(shí)驗(yàn)箱左下角選擇插針處的“轉(zhuǎn)換結(jié)束轉(zhuǎn)換結(jié)束”和和“A/D使能使能”用兩個(gè)短路帽短接。用兩個(gè)短路帽短接。 用螺絲刀旋轉(zhuǎn)系統(tǒng)實(shí)驗(yàn)箱左下角的精密電位器，用螺絲刀旋轉(zhuǎn)系統(tǒng)實(shí)驗(yàn)箱左下角的精密電位器，以便為以便為ADC0809提供變化的待測(cè)模擬信號(hào)。這時(shí)數(shù)提供變化的待測(cè)模擬信號(hào)。這時(shí)數(shù)碼管碼管8和和7將顯示將顯示ADC0809采樣的數(shù)字值，數(shù)據(jù)來(lái)自采樣的數(shù)字值，數(shù)據(jù)來(lái)自CPLD的輸出的輸出實(shí)驗(yàn)板中實(shí)驗(yàn)板中ADC

4、0809電路原理圖，注意電路原理圖，注意與目標(biāo)器件的連接與目標(biāo)器件的連接方法方法選擇實(shí)驗(yàn)電路選擇實(shí)驗(yàn)電路模式模式5?。? 4）實(shí)驗(yàn)報(bào)告：）實(shí)驗(yàn)報(bào)告：根據(jù)以上的要求完成實(shí)驗(yàn)報(bào)告。根據(jù)以上的要求完成實(shí)驗(yàn)報(bào)告。 （5 5）思考題：）思考題：理解理解MOOREMOORE型狀態(tài)機(jī)和型狀態(tài)機(jī)和MEALYMEALY型狀型狀態(tài)機(jī)的區(qū)別？態(tài)機(jī)的區(qū)別？選擇模式選擇模式5其余作默認(rèn)設(shè)置其余作默認(rèn)設(shè)置時(shí)鐘時(shí)鐘clock0接接65536Hz注意撥碼開(kāi)關(guān)位置注意撥碼開(kāi)關(guān)位置A/D口數(shù)據(jù)顯示口數(shù)據(jù)顯示A/D采樣數(shù)據(jù)輸出采樣數(shù)據(jù)輸出調(diào)節(jié)電位器調(diào)節(jié)電位器,作為作為A/D輸入的模擬信號(hào)輸入的模擬信號(hào)撥碼撥碼7向下向下,使使FPGA控制控制A/D的使能的使能撥碼撥碼6向下向下,使使FPGA能