計(jì)算機(jī)組成與結(jié)構(gòu)課后習(xí)題及答案

1、計(jì)算機(jī)組成與結(jié)構(gòu)課后習(xí)題及部分答案第1章 計(jì)算機(jī)系統(tǒng)概述1. 概述計(jì)算機(jī)發(fā)展經(jīng)過了哪幾代？2. 計(jì)算機(jī)由那些部分組成？3. 計(jì)算機(jī)有哪些分類方法4. 計(jì)算機(jī)硬件系統(tǒng)的性能指標(biāo)有哪些？5. 馮諾依曼計(jì)算機(jī)的主要設(shè)計(jì)思想是什么？6. 什么是機(jī)器字長？它對計(jì)算機(jī)性能有何影響？7. 計(jì)算機(jī)的工作過程是怎樣的？8. 計(jì)算機(jī)的應(yīng)用領(lǐng)域有哪些？9. 從第三代計(jì)算機(jī)開始， C 技術(shù)出現(xiàn)并得到發(fā)展A.電子管 B.晶體管 C.集成電路 D. CPU10. 馮諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)都采用 D 表示。A.十進(jìn)制 B.八進(jìn)制 C.十六進(jìn)制 D.二進(jìn)制11. 馮·諾依曼計(jì)算機(jī)工作的基本方式的特點(diǎn)是 B 。A.

2、多指令流單數(shù)據(jù)流B.按地址訪問并順序執(zhí)行指令 C.堆棧操作D.存儲器按內(nèi)容選擇地址12. 對于一個給定的程序，IN表示執(zhí)行程序中的指令總數(shù)，tCPU表示執(zhí)行該程序所需CPU時間，T為時鐘周期，f為時鐘頻率(T的倒數(shù))，Nc為CPU時鐘周期數(shù)。設(shè)CPI表示每條指令的平均時鐘周期數(shù)，MIPS表示CPU每秒鐘執(zhí)行的百萬條指令數(shù)，請寫出如下四種參數(shù)的表達(dá)式：(1) tCPU (2) CPI (3) MIPS (4) Nc 答：(1) tCPU=Nc×T (2) CPI=Nc/IN (3) MIPS=IN/ (tCPU×106) = IN/ (Nc×T×106)第

3、2章 數(shù)據(jù)的表示和運(yùn)算1. 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般是通過 D 來實(shí)現(xiàn)。A.原碼運(yùn)算的二進(jìn)制減法器 B.補(bǔ)碼運(yùn)算的二進(jìn)制減法器 C.原碼運(yùn)算的十進(jìn)制加法器 D.補(bǔ)碼運(yùn)算的二進(jìn)制加法器2. 假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯誤，采用偶校驗(yàn)的字符碼是 D A .11001011B .11010110C.11000001D.110010013. 已知X為整數(shù)，且X補(bǔ)=10011011，則X的十進(jìn)制數(shù)值是 B 。A. +155B.-101C.-155D. +1014. 在機(jī)器數(shù) B C 中，零的表示是唯一的。A.原碼B.補(bǔ)碼C.移碼D.反碼5. IEEE754標(biāo)準(zhǔn)32位浮點(diǎn)數(shù)格式中，

4、符號位為1位，階碼為8位，它所能表示的最大規(guī)格化正數(shù)為 A 。A. +(2-2-23)×2+127B.+(1-2-23)×2+127C. +(2-2-23)×2+225D.2+127-2-236. 某機(jī)字長32位，其中1位為符號位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為 B 。A.+(1-2-32)B.+(1-2-31)C.2-32D.2-317. 兩浮點(diǎn)數(shù)相加，求X+Y。已知：X=2010·0.11011011, Y=2100·(-0.10101100) 8. 補(bǔ)碼一位乘法：設(shè)X=-0.1101，Y=0.1011，求X·Y

5、補(bǔ)9. 設(shè)機(jī)器字長16位。定點(diǎn)表示時，數(shù)值位15位，符號位1位；浮點(diǎn)表示時，階碼6位，其中階符1位；尾數(shù)10位，其中數(shù)符1位；階碼的基數(shù)為2。試求; (1)定點(diǎn)原碼整數(shù)表示時，最大正數(shù)、最小負(fù)數(shù)各為多少？ (2)定點(diǎn)原碼小數(shù)表示時，最大正數(shù)、最小負(fù)數(shù)各為多少？ (3)浮點(diǎn)原碼表示時，最大浮點(diǎn)數(shù)和最小浮點(diǎn)數(shù)各為多少?10. 寫出下列各二進(jìn)制數(shù)的原碼、補(bǔ)碼和反碼。 0.1010；0；-0；-0.1010；0.1111；-0.0100。11. 設(shè)計(jì)用若干個全加器和若干個與門、或門實(shí)現(xiàn)的8421碼十進(jìn)制加法器單元。12. 設(shè)有16個信息位，若果采用海明檢驗(yàn)，至少需要設(shè)置多少個校驗(yàn)位？應(yīng)放在哪些位置？答

6、：需5個檢驗(yàn)位，應(yīng)放在從低到高的第1、2、4、8、16位上13. X=-0.0100，Y=0.1111用加減交替法原碼一位除計(jì)算X/Y的商和余數(shù)？若用加減交替法補(bǔ)碼一位除結(jié)果是多少？第3章 存儲器層次結(jié)構(gòu)1. 存儲單元是指_ B _。A.存放一個二進(jìn)制信息位的存貯元 B.存放一個機(jī)器字的所有存貯元的集合C.存放一個字節(jié)的所有存貯元的集合 D.存放兩個字節(jié)的所有存貯元的集合2. 微型計(jì)算機(jī)系統(tǒng)中，操作系統(tǒng)保存在硬盤上，其主存儲器應(yīng)該采用_ A _。A.RAMB. ROMC.RAM和ROMD.CCP3. 主存儲器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來_ C _。A.存放數(shù)據(jù)B.存放程序C.存放數(shù)據(jù)和程

7、序D.存放微程序4. 某計(jì)算機(jī)主存容量為64KB，其中ROM區(qū)為8KB，其余為RAM區(qū)，按字節(jié)編址?，F(xiàn)在用4K×8位的EPROM芯片和8K×4位的SRAM芯片來設(shè)計(jì)該存儲器，則需要上述規(guī)格的EPROM芯片數(shù)和SRAM芯片數(shù)分別是_ B _。A.1,15B.2,14C.1,14D. 2,155. 雙端口存儲器所以能高速進(jìn)行讀 / 寫，是因?yàn)椴捎胈 D _。A.高速芯片B.新型器件C. 流水技術(shù)D. 兩套相互獨(dú)立的讀寫電路6. 某DRAM芯片，其存儲容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_ D _。A.64， 16B.16， 64C.64， 8D.16，

8、167. 用8K×8位SRAM芯片設(shè)計(jì)一個64K×32位的存儲器，需要SRAM芯片數(shù)目是_ B_片。A .64B. 32C. 16D. 248. EPROM是指_ D_。A.隨機(jī)讀寫存儲器B.只讀存儲器C.可編程只讀存儲器D.紫外光可擦可編程只讀存儲器9. 交叉存儲器實(shí)質(zhì)上是一種多模塊存儲器，它用_ A _方式執(zhí)行多個獨(dú)立的讀寫操作。 A. 流水B. 資源重復(fù)C. 順序D. 資源共享10. 用128K×8位的SRAM芯片設(shè)計(jì)一個總?cè)萘繛?12K×16位的存儲器，即能滿足字節(jié)存取，又能滿足以16位字節(jié)的存取。畫出存儲器芯片的連接圖。11. 有一個512K*

9、16的存儲器，由64K*1的2164RAM芯片構(gòu)成(芯片內(nèi)是4個128*128結(jié)構(gòu))，設(shè)讀/寫周期T=0.1us，問：(1)總共需要多少個RAM芯片？(2)采用分散刷新方式，如單元刷新間隔不超過2ms，則刷新信號的周期是多少？(3)采用異步刷新方式，如單元刷新間隔不超過2ms，則刷新信號的周期是多少？(4)如果采用集中刷新，存儲器刷新一遍最少用多少時間？答：（1）(512/64)×(16/1)=128片 （2）2*0.1us=0.2 us us （3）2/128= 0.015625ms=15.6 us （4）128×0.1=12.8 us12. 某機(jī)器中，已知有一個地址空間

10、為0000H1FFFH的ROM區(qū)域，先在用RAM芯片(8K*4)形成一個16K*8的RAM區(qū)域，起始地址為2000H，假設(shè)RAM芯片有和信號控制端。CPU地址總線為A15A0，數(shù)據(jù)總線為D7D0，控制信號為(讀/寫)，(當(dāng)存儲器進(jìn)行讀寫操作時，該信號只是地址總線上的地址是有效地)。要求畫出邏輯圖。13. 下圖表示一個DRAM經(jīng)由總線的讀操作時序，存取時間t1到t2為60ns，刷新時間t2到t3為40ns。(1)存儲周期是多少？(2)假定這個DRAM 用l位輸出，它所支持的最大數(shù)據(jù)傳輸率是多少？(3)使用這些DRAM芯片構(gòu)成32位寬的存儲器系統(tǒng)，其產(chǎn)生的數(shù)據(jù)傳輸率是多少？14. 設(shè)某機(jī)主存容量為

11、4MB，Cache容量為16KB，每字塊有8個字，每字32位，設(shè)計(jì)一個四路組相聯(lián)映象（即Cache每組內(nèi)共有4個字塊）的Cache組織，要求：（1）畫出主存地址字段中各段的位數(shù)；（2）設(shè)Cache的初態(tài)為空，CPU依次從主存第0、1、299號單元讀出100個字（主存一次讀出一個字），并重復(fù)按此次序讀8次，問命中率是多少？（3）若Cache的速度是主存的6倍，試問有Cache和無Cache相比，速度提高多少倍？15. 某計(jì)算機(jī)的CACHE-主存層次采用組相聯(lián)映射方式，字塊大小為128B，CACHE容量為64塊，按4塊分組，主存容量為4096塊，按字節(jié)編址，問:（1）主存地址共需多少位？（2）主存

12、地址字段中主存字塊標(biāo)記，組地址標(biāo)記和塊內(nèi)地址各需多少位？（3）說明層次結(jié)構(gòu)的存儲系統(tǒng)中采用CACHE和虛擬存儲器的目的有何不同。16. 設(shè)某流水線計(jì)算機(jī)有一個指令和數(shù)據(jù)合一的Cache，已知Cache的讀寫時間為10ns，主存的讀寫時間為100ns,cache的命中率為95%，為簡化起見，假設(shè)指令流水線在任何情況下都不阻塞。問：設(shè)置cache后，與無cache比較，計(jì)算機(jī)的運(yùn)算速度可提高多少倍？17. CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為200。已知cache存取周期為40ns，主存存取周期為160ns。求Cache 命中率和平均訪存時間。第4章 指

13、令系統(tǒng)1. 指令系統(tǒng)中采用不同尋址方式的目的主要是_ B _。A. 實(shí)現(xiàn)存貯程序和程序控制 B. 縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性C. 可以直接訪問外存 D. 提供擴(kuò)展操作碼的可能并降低指令譯碼難度2. 下列關(guān)于計(jì)算機(jī)指令系統(tǒng)的描述中，正確的是_D_。A. 不設(shè)置浮點(diǎn)運(yùn)算指令的計(jì)算機(jī)不能用于科學(xué)計(jì)算B. 處理大量輸入輸出數(shù)據(jù)的計(jì)算機(jī)一定要設(shè)置十進(jìn)制運(yùn)算指令C. 同系列中不同型號的計(jì)算機(jī)，保持軟件向上兼容的特點(diǎn)D. 指令系統(tǒng)改進(jìn)圍繞縮小指令與高級語言的語義差異及有利于操作系統(tǒng)優(yōu)化進(jìn)行3. 變址尋址方式中，操作數(shù)的有效地址等于_ C _。A. 基值寄存器內(nèi)容加上形式地址（位移量）B. 堆

14、棧指示器內(nèi)容加上形式地址（位移量）C. 變址寄存器內(nèi)容加上形式地址（位移量）D. 程序記數(shù)器內(nèi)容加上形式地址（位移量）4. 某機(jī)器字長16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對尋址，由兩個字節(jié)組成，第一字節(jié)為操作碼字段，第二字節(jié)為相對位移量字段。假定取指令時，每取一個字節(jié)PC自動加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)移后的目標(biāo)地址是_ C _。A.2006HB.2007HC.2008HD.2009H5. 為了縮短指令中某個地址段的位數(shù)，有效的方法是采用_ C _。A.立即尋址B.變址尋址C.間接尋址D.寄存器尋址6. 下列給出的指令系統(tǒng)特點(diǎn)中

15、，有利于實(shí)現(xiàn)指令流水線的是_D_。I. 指令格式規(guī)整且長度一致 II. 指令和數(shù)據(jù)按邊界對齊存放 III. 只有Load/Store指令才能對操作數(shù)進(jìn)行存儲訪問A.僅I、IIB. 僅II、IIIC. 僅I、IIID. I、II、III7. 偏移尋址通過將某個寄存器內(nèi)容與一個形式地址相加而生成有效地址，下列尋址方式中，不屬于偏移尋址方式的_A_。A.間接尋址B.基址尋址C.相對尋址D.變址尋址8. 一條指令包含兩方面的信息，一是_操作碼_字段，表示“做什么”的操作信息。二是_地址碼_字段，用于指定要參與操作的操作數(shù)的地址信息。9. 某計(jì)算機(jī)字長16位，它的存儲容量為128KB，若按字編址，它的尋

16、址范圍為_0-64K_ 10. 什么是指令系統(tǒng)？11. 什么是定長操作碼指令格式和擴(kuò)展操作碼指令格式？12. 什么是指令系統(tǒng)的形式地址和有效地址？13. 常見的尋址方式有哪些？14. 一種兩地址指令的結(jié)構(gòu)如下所示，其中I為間接尋址標(biāo)志位，X為尋址模式字段，D位偏移量字段。通過I、X、D的組合，可構(gòu)成下表所式的尋址方式。請寫出六種尋址方式的名稱。6位 4位 1位 2位 16位 OP-通用寄存器IX偏移量D尋址方式表：尋址方式IX有效地址E算法 說 明(1)(2)(3)(4)(5)(6)0001100 00110110011E=DE=(PC) ± DE=(R2) ± DE=(R

17、3)E=(D)E=(R1) ± DR2為變址寄存器R1為基址寄存器答：(1)直接尋址 (2)相對尋址 (3)變址尋址 (4)寄存器間接尋址 (5)存儲器間接尋址 (6) 基址尋址15. 在一個36位指令字長的指令系統(tǒng)中，設(shè)計(jì)出能夠同時滿足下列3個要求的指令擴(kuò)展碼。（1）7條具有兩個15位地址和一個3位地址的指令。（2）500條具有一個15位地址和一個3位地址的指令。（3）50條無地址指令16. 某計(jì)算機(jī)字長32位，有16個通用寄存器，主存容量為1MB，采用單字長二地址指令，共有64條指令，試采用四種尋址方式（寄存器尋址、直接尋址、變址尋址、相對尋址）設(shè)計(jì)指令格式，并說明各種尋址模式下

18、，有效地址如何計(jì)算。答：64條指令需占用操作碼字段（OP）6位，源寄存器和目標(biāo)寄存器各4位，尋址模式（X）2位，形式地址（D）16位，其指令格式如下： 31 26 25 22 21 18 17 16 15 0OP目標(biāo) 源X D尋址模式定義如下：X= 0 0 寄存器尋址 操作數(shù)由源寄存器號和目標(biāo)寄存器號指定（1.5分）X= 0 1 直接尋址 有效地址 E= (D) （1.5分）X= 1 0 變址尋址 有效地址 E= (Rx)D （1.5分）X= 1 1 相對尋址 有效地址 E=（PC）D （1.5分）其中Rx為變址寄存器（10位），PC為程序計(jì)數(shù)器（20位），位移量D可正可負(fù)。該指令格式可以實(shí)現(xiàn)

19、RR型，RS型尋址功能。17. 某指令系統(tǒng)字長16位，每個操作數(shù)的地址碼長度長6位，指令分為無操作數(shù)、單操作數(shù)和雙操作數(shù)三類，若雙操作數(shù)指令為K條，無操作數(shù)指令為L條，問單操作數(shù)指令最多可能有多少條？答：操作數(shù)地址6位，則OP字長16-6*2=4位，則：雙操作數(shù)最多設(shè)計(jì)24個，即24>=K單操作數(shù)（將一個操作數(shù)地址并入OP，OP現(xiàn)在是10位）最多設(shè)計(jì)(24-K)*26。所以(24-K)*26>=X無操作數(shù)（再將操作數(shù)地址并入OP）最多設(shè)計(jì)(24-K)* 26-X* 26個。所以(24-K)*26-X*26>=L將最后一個不等式移項(xiàng)得：X<=(24-K)* 26-L/(2

20、6)因此單操作數(shù)指令X最多(24-K)*226-L/(26)條第5章 中央處理器（CPU）1. CPU的主要功能有哪些？2. 什么是CPU的數(shù)據(jù)通路？3. 簡述指令的執(zhí)行過程。4. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是_ B _A. 每一條機(jī)器指令由一條微指令來執(zhí)行B. 每一條機(jī)器指令由一段由微指令編程的微程序來解釋執(zhí)行C. 一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行D. 一條微指令由若干個機(jī)器指令組成5. 控制器的同步控制方式是指_ C _A. 只適用于CPU控制的方式 B. 只適用于外圍設(shè)備控制的方式C. 由統(tǒng)一時序信號控制的方式 D. 所有指令執(zhí)行的時間都相同的方式6. 關(guān)于硬布線控

21、制與微程序控制的描述不正確的是_ B _A. 微程序控制電路規(guī)整，應(yīng)用廣泛B. 硬布線控制設(shè)計(jì)復(fù)雜，易于修改C. 指令系統(tǒng)復(fù)雜的計(jì)算機(jī)，一般采用微程序控制 D. 在超高速機(jī)器中，對影響速度的關(guān)鍵部分(如CPU)往往采用硬布線控制7. 下列關(guān)于RISC的敘述中，錯誤的是_A_A. RISC普遍采用微程序控制器B. RISC大多數(shù)指令在一個時鐘周期內(nèi)完成C. RISC的內(nèi)部通用寄存器數(shù)量相對CISC多D. RISC的指令數(shù)、尋址方式和指令格式種類相對CISC少8. 下列不會引起指令流水阻塞的是_ A _A. 數(shù)據(jù)旁路B. 數(shù)據(jù)相關(guān)C. 條件轉(zhuǎn)移D. 資源沖突。9. 某CPU結(jié)構(gòu)如下圖所示，其中有一

22、個累加寄存器AC、一個狀態(tài)寄存器PSR和其他四個寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。（1）標(biāo)明圖中四個寄存器的名稱；（2）簡述指令從主存取到控制器的數(shù)據(jù)通路；（3）簡述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存/取訪問的數(shù)據(jù)通路。主存儲器MacbACALUPSRd操作控制器+1CPU答：（1）a-數(shù)據(jù)寄存器DR，b-指令寄存器IR，c-地址寄存器AR，d-程序計(jì)數(shù)器PC （2）MDRIR控制器（3）存：運(yùn)算器ACDRM； ?。篗DR運(yùn)算器10. 某機(jī)采用微程序控制方式，微指令字長為32位，微指令采用水平型格式（含微指令字段、判別測試字段、下址字段三部分），控制微程序轉(zhuǎn)移條件4個（直接控制），共有56個微命令，構(gòu)成五組互斥類，各包含6個、8個、14個、3個、25個微命令（1）設(shè)計(jì)出微指令的具體格式；（2）控制存儲器的容量應(yīng)為多少。 答：（1）五組互斥類分別占用3、4、4、2、5位，所以微指令字段占用18位。 判別測試字段占用4位。 微指令字長為32位，所以下址字段占用（32-18-4=）10