模擬集成電路課程設(shè)計

1、精選優(yōu)質(zhì)文檔-傾情為你奉上模擬集成電路課程設(shè)計設(shè)計目的：復(fù)習(xí)、鞏固模擬集成電路課程所學(xué)知識，運用 EDA 軟件，在一定的工藝模型基礎(chǔ)上， 完成一個基本功能單元的電路結(jié)構(gòu)設(shè)計、參數(shù)手工估算和電路仿真驗證，并根據(jù)仿真結(jié)果與 指標間的折衷關(guān)系，對重點指標進行優(yōu)化，掌握電路分析、電路設(shè)計的基本方法，加深對運 放、帶隙基準、穩(wěn)定性、功耗等相關(guān)知識點的理解，培養(yǎng)分析問題、解決問題的能力。實驗安排：同學(xué)們自由組合，2 人一個設(shè)計小組選擇五道題目中的一道完成，為了避免所選題目過 度集中的現(xiàn)象，規(guī)定每個題目的最高限額為 4 組。小組成員協(xié)調(diào)好每個人的任務(wù)，分工合 作，發(fā)揮團隊精神，同時注意復(fù)習(xí)課堂所學(xué)內(nèi)容，必要

2、時查閱相關(guān)文獻，完成設(shè)計后對驗收與考核：該門設(shè)計實驗課程的考核將采取現(xiàn)場驗收和設(shè)計報告相結(jié)合的方式。當小組成員完成 了所選題目的設(shè)計過程，并且仿真結(jié)果達到了所要求的性能指標，可以申請現(xiàn)場驗收，向老 師演示設(shè)計步驟和仿真結(jié)果，通過驗收后每小組提交一份設(shè)計報告（打印版和電子版）。其 中，設(shè)計指標，電路設(shè)計要求和設(shè)計報告要求的具體內(nèi)容在下面的各個題目中給出了參考。 成績的評定將根據(jù)各個小組成員在完成項目中的貢獻度以及驗收情況和設(shè)計報告的完成度 來確定。時間安排：機房開放時間：2013 年 10 月 28 日11 月 8 日，8:3012:00，14:0018:00課程設(shè)計報告提交截止日期：2012

3、年 11 月 15 日該專題實驗的總學(xué)時為 48 學(xué)時（1.5 學(xué)分），請同學(xué)們安排好知識復(fù)習(xí)，理論計算與上 機設(shè)計的時間，該實驗以上機設(shè)計為主，在機房開放時間內(nèi)保證 5 天以上的上機時間，我們 將實行每天上下午不定時簽到制度。工藝與模型：采用某工藝廠提供的兩層多晶、兩層金屬（2p2m）的 0.5um CMOS 工藝，model 文件為/data/wanghy/anglog/model/s05mixdtssa01v11.scs 。 繪 制 電 路 圖 時 ， 器 件 從 /data/wanghy/ anglog/st02 庫中調(diào)用，采用以下器件完成設(shè)計：1）PMOS 模型名 mp，NMOS 模

4、型名 mn； 2）BJT 三種模型可選：qvp5，qvp10，qvp20； 3）電阻模型 rhr1k；4）電容模型 cpip。專心-專注-專業(yè)答疑：代課教師：許江濤：Tel: ， Email：西一樓二樓 C 段 255 教研室注意事項：1.所給定的設(shè)計指標僅供參考，可以進行適當?shù)男薷?，但需要說明原因；2.根據(jù)設(shè)計指標，可以在參考電路結(jié)構(gòu)的基礎(chǔ)上確定參數(shù)并改進設(shè)計，非常鼓勵通過 查找參考文獻，采用其它結(jié)構(gòu)的電路，或者創(chuàng)新電路結(jié)構(gòu)；3.需要閱讀模型文件/data/jtxu/analog/05umpdk/05model/s05mixdtssa01v11.scs 了解可以選用的器件類型、尺寸和關(guān)鍵參數(shù)

5、等；這里給出 MOS 管的幾個關(guān)鍵參數(shù) 供大家參考：NMOS： model namemnVth0=719.2 mV0=495.1 cm2/V/stox=13 nm PMOS:model namempVth0=972.6 mV 0=283.3 cm2/V/stox=13.7nm真空介電常數(shù)： 0=8.85*10-12 F/msio2 的相對介電常數(shù)： r,sio2=3.94.設(shè)計過程中可以參考模型庫中的 mn_fitting.pdf 等文件，這些文件給出了各種不同尺 寸 MOS 管的 Vds、Vgs、Ids、Gm 等的變化曲線，和計算結(jié)果相印證，指導(dǎo)電路設(shè) 計過程；5.電路仿真時，所加載的 mo

6、del 文件地址在 3 中已經(jīng)給出，需要說明的是需根據(jù)電 路中所使用的元器件分別加載器模型項，例如電路中包含了 MOS 管、電阻、電容 和三極管，則模型文件需要 add 四次，并在 section 一欄分別填寫對應(yīng)的工藝角項， 依次為 tt、restypical、captypical 和 biptypical。這些是典型工藝角的設(shè)置情況，如果 仿真其它工藝角，可以參考 model 文件中對已其它工藝角的定義。例如對于 MOS 管除了定義了 tt（typical NMOS/typical PMOS），還定義了 ff、ss、fs 和 sf 四種情況， 分別對應(yīng) fast NMOS/fast PMO

7、S、slow NMOS/slow PMOS、fast NMOS/slow PMOS 和 slow NMOS/fast PMOS。而對于電阻則定義了三種情況：restypical、resslow 和 resfast。題目一：帶隙基準的設(shè)計基于所給的 CMOS 工藝設(shè)計一個帶隙基準，帶隙基準的原理和設(shè)計方法請參考教材模 擬 CMOS 集成電路設(shè)計（陳貴燦等譯）第 11 章內(nèi)容。設(shè)計指標（供參考）：性能參數(shù)測試條件參數(shù)指標工作電壓范圍2.55.5V靜態(tài)電流VDD=3.6V，Temp=27<20 A輸出基準電壓VDD=3.6V，Temp=270.6V±0.5范圍以內(nèi)線路調(diào)整率VDD=2

8、.55.5V，Temp=27<0.01/VPSRR (50Hz)VDD=3.6V，Temp=27>85dBPSRR (1KHz)VDD=3.6V，Temp=27>75dB溫度特性VDD=3.6V，Temp=-40125<15ppm/注：上述 PSRR 是指從電源端到基準輸出端增益的倒數(shù)。設(shè)計要求：1確定設(shè)計指標（以上指標供參考，可以進行適當修改，但需講清楚原因）；2根據(jù)設(shè)計指標，可以在參考電路結(jié)構(gòu)基礎(chǔ)上確定參數(shù)和改進設(shè)計，也可以查找文獻采 用其它結(jié)構(gòu)的電路或創(chuàng)造新的電路結(jié)構(gòu)進行設(shè)計；3閱讀模型文件，了解可以選用的器件類型、尺寸范圍、關(guān)鍵參數(shù)；4手工設(shè)計：根據(jù)擬定的設(shè)計指

9、標，嘗試初步確定滿足指標的各元件的模型與參數(shù)：MOS：溝道長度與寬度，并聯(lián)個數(shù)； 電阻：寬度、長度、串并聯(lián)個數(shù)； 電容：寬度、長度、并聯(lián)個數(shù)； 三極管：并聯(lián)個數(shù)。5采用全典型模型, 27，驗證帶隙基準是否滿足設(shè)計指標；（偏置可用理想電流源代替）6設(shè)計偏置電路：a) 選定電路結(jié)構(gòu)；b) 手工設(shè)計：確定各元件的模型與尺寸；c) 采用全典型模型，仿真驗證偏置電流源的性能；7將偏置電路和帶隙基準電路合在一起仿真（采用全典型模型，27），驗證帶隙基準 的性能參數(shù)（應(yīng)包括但不限于以下內(nèi)容）：a) VDD 從 0V 上升到 5.5V 過程中的基準電壓波形，觀察基準的建立過程與電源電壓 對基準的影響（線路調(diào)整

10、率），以及工作電流曲線（直流掃描）；b) VDD 在 1 S 內(nèi)由 0V 上升到 3.6V 然后保持不變時的基準電壓波形，觀察快速上 電時基準的建立過程（瞬態(tài)掃描）；c) VDD 在 10mS 內(nèi)由 0V 上升到 3.6V 然后保持不變時的基準電壓波形，觀察慢速上電時基準的建立過程（瞬態(tài)掃描）；d) 在 VDD3.6V 時，PSRR 對于頻率（1Hz100KHz）的特性曲線（交流掃描）； e) 在 VDD3.6V 時，溫度由-40上升到 125的帶隙輸出電壓曲線（溫度掃描）； 要求全典型模型下，電路要達到“設(shè)計指標”要求，否則應(yīng)對電路結(jié)構(gòu)和參數(shù)進行修 改與優(yōu)化，直至滿足要求（可能需要多次調(diào)整）

11、。8采用全慢模型，電源電壓 2.5V，溫度-40進行仿真，觀察以上參數(shù)的變化；9采用全快模型，電源電壓 5.5V，溫度 125進行仿真，觀察以上參數(shù)的變化；10 根據(jù)以上仿真結(jié)果，分析模型變化時，基準輸出電壓變化的分析。設(shè)計報告要求：1.設(shè)計指標的確定及其原因（如果需要對上面的指標進行修改的話）；2.電路結(jié)構(gòu)的確定及其原因；3.電路原理論述（具體到每個器件的作用）；4.每個晶體管的溝道寬度與長度的確定依據(jù)，電阻電容尺寸的選取依據(jù)；5.手工設(shè)計過程（可能要迭代）；6.報告“設(shè)計要求”中的各種波形和性能指標。7.仿真結(jié)果的分析與設(shè)計總結(jié)（感想、改進）；8.組內(nèi)成員的具體分工與任務(wù)量（以表示）；9.

12、參考文獻；10. 附錄（整體電路與網(wǎng)表文件）。 參考電路：題目二：差分電路設(shè)計基于所給的 CMOS 工藝設(shè)計運算放大器（單端輸出）和遲滯比較器。（可分別設(shè)計運放 和比較器，也可以設(shè)計一個復(fù)用電路，通過控制信號實現(xiàn)運放和比較器的轉(zhuǎn)換。）設(shè)計指標：（供參考）性能參數(shù)測試條件參數(shù)指標運放負載電容2pF電源電壓范圍2.55.5V整體靜態(tài)電流VDD=3.6V，Temp=27<20uA運算放 大器輸入共模范圍VDD =3.6V，Temp=270.32V輸出擺幅VDD =3.6V，Temp=270.73V開環(huán)增益（低頻）VDD =3.6V，Temp=27>80dB單位增益帶寬VDD =3.6V，

13、Temp=27>800KHz相位裕度VDD =3.6V，Temp=27>60°PSRR（低頻）VDD =3.6V，Temp=27>100dBCMRR（低頻）VDD =3.6V，Temp=27>90dB遲滯比較器輸入上升翻轉(zhuǎn)點VDD =3.6V，Temp=27，低頻Vref+(812mV)輸入下降翻轉(zhuǎn)點VDD =3.6V，Temp=27，低頻Vref-(812mV)設(shè)計要求：1確定設(shè)計指標（以上指標供參考，可以進行適當修改，但需說明原因）；2根據(jù)設(shè)計指標，可以在參考電路結(jié)構(gòu)基礎(chǔ)上確定參數(shù)和改進設(shè)計，也可以查找文獻采 用其它結(jié)構(gòu)的電路或創(chuàng)造新的電路結(jié)構(gòu)進行設(shè)計；3

14、閱讀模型文件，了解可以選用的器件類型與尺寸范圍；4手工設(shè)計：根據(jù)擬定的設(shè)計指標，初步確定滿足指標的各元件的模型與參數(shù)：MOS：溝道長度與寬度，并聯(lián)個數(shù)； 電阻：寬度、長度、串并聯(lián)個數(shù)； 電容：寬度、長度、并聯(lián)個數(shù)； 三極管：并聯(lián)個數(shù)。5采用全典型模型, 27，驗證差分電路是否滿足設(shè)計指標；（偏置可用理想電流源代替）6設(shè)計偏置電路：a)選定電路結(jié)構(gòu)；b)手工設(shè)計：確定各元件的模型與尺寸；c)采用全典型模型，仿真驗證偏置電流源的性能；7將偏置電路和差分電路合在一起仿真（采用全典型模型，27，VDD=3.6V），確定差分電路的最終性能參數(shù)（應(yīng)包括但不限于以下內(nèi)容）： 運放應(yīng)用：a)一輸入端固定為 1

15、V 參考電壓，另一輸入端從 0V 上升到 2V 時的輸出電壓曲線與 靜態(tài)電流曲線，確定低頻增益；以輸出 1.8V 為輸出參考電壓，確定輸入失調(diào)電壓（直流掃描）；b)一輸入端固定為 1V 參考電壓，另一輸入端為信號輸入時的放大特性：增益、相位、 帶寬、相位裕量等（交流掃描）；c)PSRR 對于頻率（1Hz100KHz）的特性曲線（交流掃描）； 遲滯比較器：一輸入端固定為 1V 參考電壓，另一輸入端由低變高和由高變地時的輸出曲線，觀 察遲滯量（直流掃描）；要求全典型模型下，運放和比較器達到“設(shè)計指標”要求，否則應(yīng)對電路結(jié)構(gòu)和 參數(shù)進行修改與優(yōu)化，直至滿足要求（可能需要多次調(diào)整）。8采用全慢模型，電

16、源電壓 2.5V，溫度-40進行仿真，觀察以上參數(shù)的變化；9采用全快模型，電源電壓 5.5V，溫度 125進行仿真，觀察以上參數(shù)的變化；10 對以上仿真結(jié)果進行分析總結(jié)，歸納模型、電壓、溫度對性能的影響，分析原因，探 討減小影響的方法。設(shè)計報告要求：1.設(shè)計指標的確定及其原因；（如果需要對上面的指標進行修改的話）2.電路結(jié)構(gòu)的確定及其原因；3.電路原理論述（具體到每個器件的作用）；4.每個晶體管的溝道長度的確定及其原因；5.手工設(shè)計過程（可能要迭代）；6.報告“設(shè)計要求”中的各種波形和性能指標。7.仿真結(jié)果的分析與設(shè)計總結(jié)（感想、改進）；8.組內(nèi)成員的具體分工與任務(wù)量（以表示）；9.參考文獻；

17、10. 附錄（整體電路與網(wǎng)表文件）。 參考電路：VControl自1"Vout1'"題目三：過溫保護電路設(shè)計基于所給的 CMOS 工藝設(shè)計一個溫度系數(shù)盡量小的電流源與一個過溫保護電路?；鶞?電流源可以給過溫保護電路提供一個不隨溫度變化的偏置電流，保證過溫保護電路自身的特 性不隨溫度變化，因此需要改基準電流的溫度系數(shù)盡量小。過溫保護電路的核心為一個比較 器，其一個輸入端接不隨溫度變化的基準電壓 VREF，而另一輸入端接隨溫度變化的三極管 的 VBE 電壓。隨著溫度的變化，三極管的 VBE 發(fā)生改變，當大于或小于 VREF 時，比較器的 輸出電壓都會發(fā)生跳變，從而實現(xiàn)指

18、示溫度的功能。設(shè)計指標（供參考）：性能參數(shù)測試條件參數(shù)指標（1）工作電壓范圍2.55.5V（2）整體靜態(tài)電流VDD=2.55.5V，全典型模型，Temp=27<60 A（3）電流源指標 1VDD=2.55.5V，全典型模型，Temp=27(10±2) A（4）電流源指標 2VDD=3.6V，全典型模型，Temp=40125(10±2) A（5）過溫保護指標MOSRESBJTVDD=3.6V所列 5 中模型下滿足： 1）升溫翻轉(zhuǎn)溫度： (160±5)2）降溫翻轉(zhuǎn)溫度： (140±5)ttttssssffffsfttfstt設(shè)計要求：1確定設(shè)計指標（以

19、上指標供參考，可以進行適當修改，但需說明原因）；2根據(jù)設(shè)計指標，可以在參考電路結(jié)構(gòu)基礎(chǔ)上確定參數(shù)和改進設(shè)計，也可以查找文獻采 用其它結(jié)構(gòu)的電路或創(chuàng)造新的電路結(jié)構(gòu)進行設(shè)計；3閱讀模型文件，了解可以選用的器件類型與尺寸范圍；4參考電路中 VREF 為理想電壓源，電壓大小可以在 01.2 之間由設(shè)計者自行設(shè)定；IREF 為電流源輸出；OUTPUT 為過溫信號。5手工設(shè)計：根據(jù)擬定的設(shè)計指標，初步確定滿足指標的各元件的模型與參數(shù)：MOS：溝道長度與寬度，并聯(lián)個數(shù)； 電阻：寬度、長度、串并聯(lián)個數(shù)； 電容：寬度、長度、并聯(lián)個數(shù)； 三極管：并聯(lián)個數(shù)。6使用規(guī)定的測試條件，驗證過溫保護電路和電流源是否滿足設(shè)計

20、指標。7分別采用電源電壓 2.5V、5.5V 對性能參數(shù)中的（4）、（5）重新仿真，觀察以上參數(shù)的 變化。設(shè)計報告：1.設(shè)計指標的確定及其原因；（如果需要對上面的指標進行修改的話）2.電路結(jié)構(gòu)的確定及其原因；3.電路原理論述（具體到每個器件的作用）；4.推導(dǎo)出決定過溫信號翻轉(zhuǎn)（兩個方向）的因素與關(guān)系式，以及翻轉(zhuǎn)遲滯量的表達式；5.各個晶體管尺寸的確定依據(jù)；6.手工設(shè)計過程（可能要迭代）；7.仿真結(jié)果的分析與設(shè)計總結(jié)（感想、改進）；8.組內(nèi)成員的具體分工與任務(wù)量（以表示）；9.參考文獻；10.附錄（整體電路的網(wǎng)表文件）。 參考電路：題目四：跨導(dǎo)放大器設(shè)計基于所給的 CMOS 工藝設(shè)計一款跨導(dǎo)放大

21、器?？鐚?dǎo)放大器的設(shè)計是教材模擬 CMOS性能參數(shù)測試條件參數(shù)指標負載電容30pF電源電壓范圍2.55.5V靜態(tài)電流VDD=3.6V，Temp=27<250 A跨導(dǎo)放 大器輸入共模范圍VDD =3.6V，Temp=270.11V輸出擺幅VDD =3.6V，Temp=270.61.2V開環(huán)增益（低頻）VDD =3.6V，Temp=2718002200單位增益帶寬VDD =3.6V，Temp=27>3MHz相位裕度VDD =3.6V，Temp=27>60°PSRR（低頻）VDD =3.6V，Temp=27>65dB跨導(dǎo)（低頻）VDD =3.6V，Temp=27(90

22、01100) A /V轉(zhuǎn)換速率VDD =3.6V，Temp=27>3V/ s集成電路設(shè)計（陳貴燦等譯）的重點內(nèi)容，其原理和設(shè)計方法請參考此書。 設(shè)計指標：（供參考）設(shè)計要求：1確定設(shè)計指標（以上指標供參考，可以進行適當修改，但需說明原因）；2根據(jù)設(shè)計指標，可以在參考電路結(jié)構(gòu)基礎(chǔ)上確定參數(shù)和改進設(shè)計，也可以查找文獻采 用其它結(jié)構(gòu)的電路或創(chuàng)造新的電路結(jié)構(gòu)進行設(shè)計；3閱讀模型文件，了解可以選用的器件類型與尺寸范圍；4手工設(shè)計：根據(jù)擬定的設(shè)計指標，初步確定滿足指標的各元件的模型與參數(shù)：MOS：溝道長度與寬度，并聯(lián)個數(shù)； 電阻：寬度、長度、串并聯(lián)個數(shù)； 電容：寬度、長度、并聯(lián)個數(shù)； 三極管：并聯(lián)個

23、數(shù)。5采用全典型模型, 27，驗證電路是否滿足設(shè)計指標；6設(shè)計偏置電路：a)選定電路結(jié)構(gòu)；b)手工設(shè)計：確定各元件的模型與尺寸；c)采用全典型模型，仿真驗證偏置電流源的性能；7將偏置電路和主體電路合在一起仿真，采用全典型模型，27，VDD=3.6V，要求電 路達到“設(shè)計指標”要求，否則應(yīng)對電路結(jié)構(gòu)和參數(shù)進行修改與優(yōu)化，直至滿足要求（可能需要多次調(diào)整），并應(yīng)包括以下內(nèi)容：a)一輸入端固定為 0.6V 參考電壓，另一輸入端從 0V 上升到 3.6V（電源電壓）時的 輸出電壓曲線與靜態(tài)電流曲線，確定低頻增益；以輸出 0.9V 為輸出參考電壓，確 定輸入失調(diào)電壓（直流掃描）；b)一輸入端固定為 0.6

24、V 參考電壓，另一輸入端為信號輸入，輸出工作點為 0.9V 時的 放大特性：增益、相位、帶寬、相位裕量等（交流掃描，）；c)輸出工作點為 0.9V 時，PSRR 對于頻率（1Hz100KHz）的特性曲線（交流掃描）；8在以下條件下，完成“要求 7”中工作曲線與性能指標驗證（不要求達到“設(shè)計指標”）。VDD=2.5VVDD=3.6VVDD=5.5V全慢模型， Temp=-40全典型模型， Temp=27全快模型， Temp=125設(shè)計報告：1.設(shè)計指標的確定及其原因；（如果需要對上面的指標進行修改的話）2.電路結(jié)構(gòu)的確定及其原因；3.電路原理論述（具體到每個器件的作用）；4.每個晶體管尺寸的確定

25、依據(jù)；5.手工設(shè)計過程（可能要迭代）；6.回報“設(shè)計要求”中各種情況下的曲線，包括：輸入電壓-輸出電壓的直流掃描圖形（并 作出直流增益，讀出失調(diào)電壓）、輸入電壓-輸出電流的直流掃描圖形（求出跨導(dǎo)曲線）、 波特圖（增益、相位）、PSRR 圖形、偏置電流源等的仿真結(jié)果與參數(shù)列表等；7.仿真結(jié)果的分析與設(shè)計總結(jié)（感想、改進）；8.組內(nèi)成員的具體分工與任務(wù)量（以表示）；9.參考文獻；10.附錄（整體電路的網(wǎng)表文件）。 參考電路：題目五：振蕩器設(shè)計基于所給的 CMOS 工藝設(shè)計一款功耗盡量小的低頻振蕩器。 該實驗的目的為理解振蕩器的設(shè)計思想，學(xué)習(xí)簡單振蕩器的設(shè)計方法，完成指定頻率、占空比、功耗的振蕩器設(shè)

26、計。該振蕩器的設(shè)計利用電容充放的規(guī)律，采用一個基準電流源對 一個固定容值的電容充電，電容上的電壓隨充電時間變大，確定充放電電流與電容大小和充 電時間的關(guān)系，利用比較器檢測電容電壓，與設(shè)計好的兩個基準電壓比較，可以確定比較器 輸出為高的時間，從而確定比較器輸出翻轉(zhuǎn)的周期和占空比。電容反復(fù)充放電，輸出所需的 振蕩信號，達到設(shè)計目標。設(shè)計指標：（供參考）性能參數(shù)測試條件參數(shù)指標負載電容1pF電源電壓范圍2.55.5V電流VDD=3.6V，Temp=27<5 A振蕩頻率VDD=3.6V，Temp=271KHz(T=1ms)占空比VDD=3.6V，Temp=2750%比較 器輸入共模范圍VDD =3.6V，Temp=2712V輸入高電平翻轉(zhuǎn)精度VDD =3.6V，Temp=27<15mV輸入低電平翻轉(zhuǎn)精度VDD =3.6V，Temp=27<15mV設(shè)計要求：1. 確定設(shè)計指標（以上指標供參考，可以進行適當修改，但需說明原因）